EP · US



a C

国際調査報告

PCT

(法8条、法施行規則第40、41条) (PCT18条、PCT規則43、44)

出願人又は代理人 の書類記号 522196WO01	今後の手続きについては、国際調査報告の送付通知様式(PCT/ISA/220) 及び下記5を参照すること。							
国際出願番号 PCT/JP00/09129	国際出願日 (日.月.年) 22.12.00	優先日 (日.月.年) 14.01.00						
出願人 (氏名又は名称) 三菱電機株式会社								
		·						
国際調査機関が作成したこの国際調査報告を法施行規則第41条(PCT18条)の規定に従い出願人に送付する。 この写しは国際事務局にも送付される。								
この国際調査報告は、全部で3 ページである。								
□ この調査報告に引用された先行技術文献の写しも添付されている。								
1. 国際調査報告の基礎 a. 言語は、下記に示す場合を除くほか、この国際出願がされたものに基づき国際調査を行った。 □ この国際調査機関に提出された国際出願の翻訳文に基づき国際調査を行った。								
b. この国際出願は、ヌクレオチド又はアミノ酸配列を含んでおり、次の配列表に基づき国際調査を行った。 □ この国際出願に含まれる書面による配列表								
□ この国際出願と共に提出されたフレキシブルディスクによる配列表								
□ 出願後に、この国際調査機	関に提出された書面による配列表							
□ 出願後に、この国際調査機関に提出されたフレキシブルディスクによる配列表□ 出願後に提出した書面による配列表が出願時における国際出願の開示の範囲を超える事項を含まない旨の陳述書の提出があった。								
□ 書面による配列表に記載した配列とフレキシブルディスクによる配列表に記録した配列が同一である旨の陳述書の提出があった。								
2. □ 請求の範囲の一部の調査ができない(第 I 欄参照)。								
3. □ 発明の単一性が欠如している(第Ⅱ欄参照)。								
4. 発明の名称は 🗓 出	願人が提出したものを承認する。	•						
	に示すように国際調査機関が作成した。							
- - - - - - -	願人が提出したものを承認する。							
		数47条 (DCT相別20 9/L)) の相字に F N						
国	皿欄に示されているように、伝施行規則 際調査機関が作成した。出願人は、この 国際調査機関に意見を提出することがで	第47条(PCT規則38.2(b))の規定により 国際調査報告の発送の日から1カ月以内にこ きる。						
6. 要約割とともに公表される図は 第 <u>1</u> 図とする。区 出		□ なし						
□ 出	願人は図を示さなかった。							
_ ×	図は発明の特徴を一層よく表している。							

This Page Blank (uspto)



発明の属する分野の分類(国際特許分類(IPC)) Α.

Int. Cl' H04L9/10

調査を行った分野

調査を行った最小限資料(国際特許分類(IPC))

Int. Cl 7 H04L9/10

最小限資料以外の資料で調査を行った分野に含まれるもの

日本国実用新案公報

`1926-1996年

日本国公開実用新案公報

1971-2001年

日本国登録実用新案公報

1994-2001年

日本国実用新案登録公報

1996-2001年

国際調査で使用した電子データベース(データベースの名称、調査に使用した用語)

_	661tt 1.	- I	537 . L	A 1-	マーナナト
C.	関連する	ムと	・ミスとの	nn.	

引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 関連する 請求の範囲の番号
X	JP, 9-298736 (松下電器産業株式会社) 18.11月.1997 (18.11.97) 第10頁右欄第28行目~第12頁左欄第31行目,全図 (ファミリーなし)	1-7, 11-17, 21-23, 27-29, 33, 35, 37, 39, 41-44

X C欄の続きにも文献が列挙されている。

| | パテントファミリーに関する別紙を参照。

* 引用文献のカテゴリー

- 「A」特に関連のある文献ではなく、一般的技術水準を示す
- 「E」国際出願日前の出願または特許であるが、国際出願日 以後に公表されたもの
- 「L」優先権主張に疑義を提起する文献又は他の文献の発行 日若しくは他の特別な理由を確立するために引用する 文献(理由を付す)
- 「〇」口頭による開示、使用、展示等に言及する文献
- 「P」国際出願日前で、かつ優先権の主張の基礎となる出願

- の日の後に公表された文献
- 「T」国際出願日又は優先日後に公表された文献であって 出願と矛盾するものではなく、発明の原理又は理論 の理解のために引用するもの
- 「X」特に関連のある文献であって、当該文献のみで発明 の新規性又は進歩性がないと考えられるもの
- 「Y」特に関連のある文献であって、当該文献と他の1以 上の文献との、当業者にとって自明である組合せに よって進歩性がないと考えられるもの
- 「&」同一パテントファミリー文献

国際調査を完了した日

30.03.01

国際調査報告の発送日

10.04.01

国際調査機関の名称及びあて先

日本国特許庁 (ISA/JP)

郵便番号100-8915

東京都千代田区霞が関三丁目4番3号

特許庁審査官(権限のある職員) 青木 重徳

Ħp:

5 W

2956

電話番号 03-3581-1101 内線 3535

This Page Blank (uspto)



関連すると認められる文献 C(続き). 関連する 引用文献の 引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示 請求の範囲の番号 カテゴリー* JP, 10-123950, A (富士ゼロックス株式会社) 15.5月.1998 (15.05.98) 第4頁右欄第38行目~第5頁左欄第27行目,第21図 8, 10, 18, 20, X 24, 26, 30, 32, 34, 36, 38, 40, 45-50 9, 19, 25, 31 全文、全図 Α & EP, 837383, A2 & US, 6161183, A JP, 8-248879, A (インターナショナル・ビジネス・マ 8-10, 18-20, X 24-26, 30-32, シーンズ・コーポレイション) 34, 36, 38, 40, 27. 9月. 1996 (27. 09. 96) 45-50 第4頁右欄第33行目~第43行目,全図 & EP, 725511, A2 & US, 5673319, A1 JP, 4-48336, A (富士通株式会社) 1-50 Α 18. 2月. 1992 (18. 02. 92) 全文、全図 (ファミリーなし) 1 - 50JP, 2-73747, A (日本電気株式会社) Α 13.3月.1990(13.03.90) 全文、第1図 (ファミリーなし) IP, 57-69344, A (日本電信電話公社) 1-50 Α 28. 4月. 1982 (28. 04. 82) 全文、全図 (ファミリーなし) 1 - 50JP, 4-191935, A (株式会社東芝) Α 10.7月.1992(10.07.92) 全文,全図 (ファミリーなし)

This Page Blank (uspto)



(12)特許協力条約に基づいて公開された国際出願

(19) 世界知的所有権機関 国際事務局



(43) 国際公開日 2001 年7 月19 日 (19.07.2001)

PCT

(10) 国際公開番号 WO 01/52472 A1

(51) 国際特許分類7:

H04L 9/10

KAISHA) [JP/JP]; 〒100-8310 東京都千代田区丸の内 二丁目2番3号 Tokyo (JP).

(21) 国際出願番号:

PCT/JP00/09129

(22) 国際出願日:

2000年12月22日(22.12.2000)

(25) 国際出願の言語:

日本語

(26) 国際公開の言語:

日本語

JР

(30) 優先権データ:

特願2000-5161

2000年1月14日(14.01.2000)

•

(71) 出願人 (米国を除く全ての指定国について): 三 菱電機株式会社 (MITSUBISHI DENKI KABUSHIKI (72) 発明者; および

(75) 発明者/出願人 (米国についてのみ): 反町 亨(SORI-MACHI, Toru) [JP/JP]. 時田俊雄 (TOKITA, Toshio) [JP/JP]; 〒100-8310 東京都千代田区丸の内二丁目2 番3号 三菱電機株式会社内 Tokyo (JP).


(74) 代理人: 溝井章司, 外(MIZOI, Shoji et al.); 〒247-0056 神奈川県鎌倉市大船二丁目17番10号 NTA大船ビル 3F Kanagawa (JP).

(81) 指定国 (国内): AU, CA, CN, JP, KR, MX, NO, SG, US.

/続葉有/

(54) Title: METHOD AND APPARATUS FOR ENCRYPTION, METHOD AND APPARATUS FOR DECRYPTION, AND COMPUTER-READABLE MEDIUM STORING PROGRAM

(54) 発明の名称: 暗号化装置及び暗号化方法及び復号装置及び復号方法及びプログラムを記録したコンピュータ読み取り可能な記録媒体



(57) Abstract: In order to encipher data while enciphering other data, a memory (55) is arranged in parallel to a feedback line (65) for feedback to a selector (54) from an enciphering module (51) using an encryption key (K). If an interrupt (IT) for processing plaintext block data (N_i) occurs during the processing of plaintext block data (M_i), the cryptogram block data (C_i) being in process when the interrupt (IT) occurs is stored in a register (56). When the processing of the plaintext block data N_i is completed, a selector (54) selects the cryptogram block data (C_i) stored in the memory (55), and the processing of plaintext block data (M_i+1) is started.

[続葉有]

WO 01/52472 A1



(84) 指定国 *(*広域): ヨーロッパ特許 (AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE, TR).

2文字コード及び他の略語については、定期発行される 各PCTガゼットの巻頭に掲載されている「コードと略語 のガイダンスノート」を参照。

添付公開書類:

-- 国際調査報告書

(57) 要約:

暗号化の最中に他のデータの暗号化を行うために、暗号鍵Kを用いた暗号化モジュール51からセレクタ54にフィードバックするフィードバックライン65に対して並列に設けられたメモリ55を配置する。平文ブロックデータMiを処理中に他のデータの平文プロックデータNiを処理する割り込みITが発生した場合には、割り込みITが発生したときの暗号文プロックデータCiをレジスタ56に記憶させ、平文プロックデータNiの処理が終了した時点でメモリ55に記憶した暗号文プロックデータCiをセレクタ54に選択させることにより平文プロックデータMino処理を開始する。

明細書

暗号化装置及び暗号化方法及び復号装置及び復号方法及びプログラム を記録したコンピュータ読み取り可能な記録媒体

5

技術分野

この発明は、暗号化復号装置及び暗号化復号方法に関するものである。特に、データの暗号化復号の最中に他のデータの暗号化復号ができる 発明に関するものである。

10

15

20

25

背景技術

図43は、Cipher Block Chaining Mode (以下、CBCモードという) による暗号化装置を示す図である。

図43に示すCBCモードでの暗号方法は、64ビットの平文ブロックデータ M_i をブロック単位で入力して、暗号鍵Kを用いた暗号化モジュール51により暗号化し、更に、この暗号化された暗号文ブロックデータ C_i と次の平文ブロックデータ M_{i+1} との排他的論理和を演算し、排他的論理和の演算結果を次の暗号化の入力として、暗号鍵Kを用いた暗号化モジュール51に供給することにより暗号化する方法である。そして、この処理を繰り返して次々と連鎖させることにより、平文M全体を暗号文Cに暗号化するものである。

図44は、CBCモードを用いた復号装置を示す図である。

図44に示す復号装置は、図43に示す暗号化装置により暗号化された暗号文を復号する装置である。暗号文プロックデータC、が暗号鍵Kを用いた復号モジュール71に入力され、イニシャルバリューIVとの排他的論理和が計算され、平文ブロックデータM、が復号される。暗号

文ブロックデータ C_2 が入力された場合には、暗号鍵Kを用いた復号モジュール71で復号され、先に入力され、レジスタ111に保存された暗号文ブロックデータ C_1 との排他的論理和がとられ、平文ブロックデータ M_2 を復号する。

5 なお、レジスタ111は、セレクタ73の内部に設けられていてもよい。

平文ブロックデータを M_i (i=1, 2, ・・・, n) 、暗号文ブロックデータ C_i (i=1, 2, ・・・, n) とし、暗号鍵Kを用いた暗号化処理を E_K 、暗号鍵Kを用いた復号処理を D_K とすると、CBCモードは次式で表される。

 $C_1 = E_K \quad (M_1 E X R I V)$

 $C_i = E_K \quad (M_i \quad E \times R \quad C_{i-1}) \quad (i = 2, 3, \cdots, n)$

 $M_1 = D_K (C_1) E X R I V$

 $M_i = D_K (C_i) E X R C_{i-1} (i = 2, 3, \cdots, n)$

15 ここで、EXRは排他的論理和演算である。また、IV(Intial Value)は初期値であり、最初の暗号化と復号の際に用いられる。イニシャルバリューIVは、暗号化側と復号側で同一の値を用いる。

図45は、Output Feedback Mode (以下、OF 20 Bモードという) の暗号化装置を示す図である。

図46は、OFBモードの復号装置を示す図である。

図47は、Cipher Feedback Mode (以下、CF Bモードという) の暗号化装置を示す図である。

図48は、CFBモードの復号装置を示す図である。

25 なお、レジスタ111は、セレクタ73の内部に設けられていてもよい。

10

図49は、CBCモードの暗号化装置を用いて平文Mと平文Nを暗号 化する手順を示す図である。

ここでは、平文Mが平文プロックデータ M_1 , 平文プロックデータ M_2 , 平文プロックデータ M_3 から構成されており、平文Nが平文プロックデータ M_3 のみで構成されている場合を説明する。

平文ブロックデータ M_1 の暗号化がスタートすると、暗号文ブロックデータ C_1 が出力されるとともに、暗号文プロックデータ C_1 は、平文ブロックデータ M_2 の暗号化に用いられる。このように、暗号文ブロックデータ C_1 は、平文ブロックデータ M_{i+1} の暗号化にフィードバックされて連鎖処理が行われる。従って、平文ブロックデータ M_1 から平文ブロックデータ M_3 までの暗号化が終わらなければ、平文ブロックデータ M_1 の暗号化を行うことができない。

図50は、図49と同様に、CBCモードで暗号化を行う場合を示している。

図50の場合は、平文ブロックデータ M_1 、平文ブロックデータ M_2 、平文ブロックデータ M_3 の各データが準備されるのに時間がかかってしまう場合を示している。一方、暗号化処理は、次の平文ブロックデータ M_{i+1} が準備できる前に終了しており、アイドル時間(例えば、T1~T2、T3~T4の時間)が発生してしまう場合を示している。このように、アイドル時間が発生する場合でも、暗号文ブロックデータ C_i が次の平文ブロックデータ M_{i+1} にフィードバックされる連鎖処理を行わなければならないため、平文ブロックデータ N_1 の処理は平文ブロックデータ M_3 の処理が終了してからでなければ行えない。

図51は、データの秘匿処理とデータの完全性を保証する処理を示す 25 図である。平文Mは、例えば、OFBモードの暗号装置により暗号文C に暗号化される。CBCモードの暗号装置により認証子Pが演算され、

10

15

20

暗号文Cの最後に認証子Pが付加される。暗号化され、かつ、認証子Pが付加されたデータを受信した場合には、暗号文Cから平文MをOFBモードの復号装置により復号するとともに、暗号文CからCBCモードの復号装置により認証子Pを演算し、伝送されてきた認証子Pと同一か否かを比較することにより、伝送されてきたCが改竄されていないことを確認することができる。

図52は、図51に示した秘匿処理と認証子演算処理の手順を示す図 である。

平文ブロックデータ M_1 ~平文ブロックデータ M_3 は、順に暗号文ブロックデータ C_1 ~暗号文ブロックデータ C_3 に暗号化される。その後、暗号文ブロックデータ C_1 ~暗号文ブロックデータ C_3 を順に入力して認証子Pが演算される。

図42~図48に示した各モードの暗号化装置及び復号装置は、前のブロックデータの暗号化復号されたデータをフィードバックさせて次のブロックデータの暗号化復号処理に利用しなければならないため、一旦暗号化処理又は復号処理がスタートしてしまうと、その全体の処理が終了しない限り、他の暗号化処理又は復号処理をスタートさせることができないという課題があった。従って、先にスタートした暗号化復号処理が長時間要するものである場合には、後からスタートする暗号化復号処理が長時間待たされてしまうという課題があった。

また、暗号化復号されるデータが準備される時間に比べて、暗号化復 号処理に要する時間が短い場合には、暗号化復号化装置にアイドル時間 が発生してしまうという課題があった。

また、秘匿処理と完全性保証処理を行う場合には、秘匿処理を行って 25 から完全性保証処理を行わなければならず、処理時間がかかってしまう という課題があった。

この発明の好適な実施の形態においては、あるデータの暗号化復号処理の最中に他のデータの暗号化復号処理を行える暗号化装置、復号装置及び暗号化方法及び復号方法を得ることを目的とする。

また、この発明の好適な実施の形態においては、優先度の高いデータ の暗号化復号を優先的に行えるようにすることを目的とする。

また、この発明の好適な実施の形態においては、秘匿処理と完全性保 証処理を並列的に高速に行えるようにすることを目的とする。

発明の開示

10 この発明に係る暗号化装置は、第1の処理データと、第2の処理データとの暗号化処理をする暗号化装置において、

暗号化処理の状態を記憶するメモリを備え、

第1の処理データの暗号化処理が完了する前に第2の処理データの暗号化処理を開始するとともに、第2の処理データの暗号化処理を開始する場合に第1の処理データの暗号化処理の状態を上記メモリに記憶させ、第1の処理データの暗号化処理を再開する場合に、暗号化装置の暗号化処理の状態を、メモリに記憶した第1の処理データの暗号化処理の状態に復帰させてから第1の処理データの暗号化処理を再開することを特徴とする。

20

25

15

上記暗号化装置は、第2の処理データの暗号処理の完了する前に第1の処理データの暗号化処理を再開するとともに、上記メモリは、第1の処理データの暗号化処理を再開する場合に第2の処理データの暗号化処理を開する場合は、暗号化装置の暗号化処理の状態を、メモリに記憶した第2の処理データの暗号化処理の状態に復帰させてから第2の処理データの暗号化処理を再

開することを特徴とする。

上記第1の処理データは、第1の平文であり、上記第2の処理データは、第2の平文であることを特徴とする。

5

上記暗号化装置は、割り込みにより第2の処理データの暗号化処理を 開始することを特徴とする。

この発明に係る暗号化装置は、平文Mを構成する平文ブロックデータ M_i (i=1, 2, 3, \cdot \cdot ·)と平文Nを構成する平文ブロックデー βN_j (j=1, 2, 3, \cdot · · ·)とを暗号化する暗号化装置において

平文Mの暗号化処理中に平文Nの暗号化要求を平文Mの暗号化処理完 了前に受け付けるメカニズムと、

15 平文ブロックデータM_i の暗号化処理を行い暗号文ブロックデータC i を出力する暗号化ユニットと、

暗号化ユニットから出力された暗号文ブロックデータ C_iをフィードバックラインを介し暗号化ユニットにフィードバックするフィードバックループと、

- 20 フィードバックループのフィードバックラインと並列に設けられ、上 記平文Nの暗号化要求を受け付け、平文Nのいずれかの平文ブロックデータの暗号化処理を開始することにより、上記平文ブロックデータM_{i+1} が平文ブロックデータM_i の次に続けて暗号化されない場合、フィードバックされる暗号文ブロックデータC. を記憶するメモリと、
- 25 平文プロックデータ M_{i+1} が平文プロックデータ M_{i} の次に続けて暗 号化される場合は、上記フィードバックループのフィードバックライン

20

によりフィードバックされる暗号文プロックデータ C_i を選択してフィードバックループに供給し、上記平文プロックデータ M_{i+1} が平文プロックデータ M_i の次に続けて暗号化されず、平文Nのいずれかの平文プロックデータの次に暗号化される場合は、上記メモリに記憶された暗号文プロックデータ C_i を選択してフィードバックループに供給するセレクタと

を備えたことを特徴とする。

上記メモリは、

10 複数の平文に対応した複数のレジスタと、

暗号化処理をする平文に対応してレジスタを切り替えるスイッチと を備えたことを特徴とする。

この発明に係る暗号化方法は、暗号化モジュールから出力される暗号 文ブロックデータ C_i (i=1, 2, 3, \cdot \cdot \cdot) を用いて第1の平文 Mの平文ブロックデータ M_i (i=1, 2, 3, \cdot \cdot \cdot) を暗号化する 工程と、

上記平文ブロックデータ M_i を暗号化している途中で又は平文ブロックデータ M_i を暗号化した後に、第1の平文Mの平文ブロックデータ M_i の暗号化に用いられる暗号文ブロックデータ C_i をメモリに記憶する工程と、

上記平文ブロックデータ M_{i+1} の暗号化に用いられる暗号文ブロックデータ C_i をメモリに記憶した後に、第2の平文Nの少なくとも1つの平文ブロックデータを暗号化する工程と、

25 上記第2の平文Nの少なくとも1つの平文ブロックデータを暗号化し た後に、メモリに記憶された、平文ブロックデータM_{i+1} の暗号化に用 いられる暗号文ブロックデータC_iを入力し、暗号化モジュールを用いて第1の平文Mの平文ブロックデータM_{i+1}を暗号化する工程とを備えたことを特徴とする。

5 この発明に係る暗号化装置は、1つ以上の平文ブロックデータからなる平文を暗号化ユニット暗号文にし、暗号文に対して暗号文の完全性を保証するための認証子を生成する暗号化装置において、

平文ブロックデータを暗号化ユニットにより暗号化したときに暗号化ユニットが出力した暗号文ブロックデータ C_i を暗号化ユニットへフィードバックする第1のフィードバックループを有し、平文ブロックデータを入力し、第1のフィードバックループにより暗号文ブロックデータ C_i をフィードバックさせ暗号化処理を行い、暗号文ブロックデータを出力する暗号化部と、

認証子演算途中結果をフィードバックする第2のフィードバックループを有し、暗号化部から暗号文ブロックデータが出力されるたびに暗号文ブロックデータを入力し、データ処理を行い、第2のフィードバックループにより認証子演算途中結果をフィードバックさせ、暗号文の完全性を保証するための認証子を生成する認証子生成部とを備えたことを特徴とする。

20

10

15

上記暗号化部と認証子生成部とは、1つの暗号化モジュールと、1つのフィードバックループとを兼用して暗号化処理と認証子生成処理とを 交互に行うとともに、

上記1つのフィードバックループは、

25 暗号化処理と認証子生成処理との結果をそれぞれ記録し出力するメモリと、

暗号化処理と認証生成処理とを交互に実行するために、メモリから暗 号化処理と認証子生成処理との結果を交互に選択して暗号化モジュール に出力するセレクタと

を備えたことを特徴とする。

5

この発明に係る暗号化方法は、1つ以上の平文ブロックデータからなる平文を暗号化ユニットにより暗号文にし、暗号文に対して暗号文の完全性を保証するための認証子を生成する暗号化方法において、

平文ブロックデータを暗号化ユニットにより暗号化したときに暗号化 コニットが出力した暗号文ブロックデータ C_iを暗号化ユニットへフィードバックする第1のフィードバック工程を有し、平文ブロックデータを入力し、第1のフィードバックループにより暗号文ブロックデータ C_iをフィードバックさせ暗号化処理を行い、暗号文ブロックデータを出力する暗号化工程と、

15 認証子演算途中結果をフィードバックする第2のフィードバック工程を有し、暗号化工程から暗号文ブロックデータが出力されるたびに暗号文ブロックデータを入力し、データ処理を行い、第2のフィードバック工程により認証子演算途中結果をフィードバックさせ、暗号文の完全性を保証するための認証子を生成する認証子生成工程と

20 を備えたことを特徴とする。

この発明に係る復号装置は、第1の処理データと、第2の処理データ との復号処理をする復号装置において、

復号処理の状態を記憶するメモリを備え、

25 第1の処理データの復号処理が完了する前に第2の処理データの復号 処理を開始するとともに、第2の処理データの復号処理を開始する場合 に第1の処理データの復号処理の状態を上記メモリに記憶させ、第1の 処理データの復号処理を再開する場合に、復号装置の復号処理の状態を 、メモリに記憶した第1の処理データの復号処理の状態に復帰させてか ら第1の処理データの復号処理を再開することを特徴とする。

5

10

上記復号装置は、第2の処理データの復号処理の完了する前に第1の処理データの復号処理を再開するとともに、上記メモリは、第1の処理データの復号処理を再開する場合に第2の処理データの復号処理状態を記憶し、第2の処理データの復号処理を再開する場合は、復号装置の復号処理の状態を、メモリに記憶した第2の処理データの復号処理の状態に復帰させてから第2の処理データの復号処理を再開することを特徴とする。

上記第1の処理データは、第1の暗号文であり、上記第2の処理デー 15 夕は、第2の暗号文であることを特徴とする。

上記復号装置は、割り込みにより第2の処理データの最初のブロック データの復号処理を開始することを特徴とする。

20 この発明に係る復号装置は、暗号文Cを構成する暗号文ブロックデータ C_i (i=1, 2, 3, \cdot \cdot · ·)と暗号文Dを構成する暗号文ブロックデータ D_j (j=1, 2, 3, \cdot · · ·)とを復号する復号装置において、

暗号文Cの復号処理中に暗号文Dの復号要求を任意の時点で受け付け 25 るメカニズムと、

暗号文ブロックデータC,の復号処理を行い平文ブロックデータM,

を出力する復号ユニットと、

暗号文ブロックデータC_{i+1} を復号するための暗号文ブロックデータ C_i をフィードバックラインを介し復号ユニットにフィードバックする フィードバックループと、

5 フィードバックループのフィードバックラインと並列に設けられ、上 記暗号文Dの復号要求を受け付け、暗号文Dのいずれかの暗号文ブロッ クデータの復号処理を開始することにより、上記暗号文ブロックデータ C_{i+1} が暗号文ブロックデータC_i の次に続けて復号されない場合、フィードバックされる暗号文ブロックデータC_i を記憶するメモリと、

10 暗号文ブロックデータC_{i+1} が暗号文ブロックデータC_i の次に続けて復号される場合は、上記フィードバックループのフィードバックラインによりフィードバックされる暗号文ブロックデータC_i を選択してフィードバックループに供給し、上記暗号文プロックデータC_{i+1} が暗号文ブロックデータC_i の次に続けて復号されず、暗号文Dのいずれかの暗号文ブロックデータの次に復号される場合は、上記メモリに記憶された暗号文ブロックデータC_i を選択してフィードバックループに供給するセレクタと

を備えたことを特徴とする。

20 上記メモリは、

複数の暗号文に対応した複数のレジスタと、

復号処理をする暗号文に対応してレジスタを切り替えるスイッチと を備えたことを特徴とする。

25 この発明に係る復号方法は、復号モジュールを用いて第1の暗号文Cの暗号文ブロックデータ C_i (i=1, 2, 3, \cdots)を復号するエ

程と、

5

15

20

上記暗号文ブロックデータ C_i を復号している途中で又は暗号文ブロックデータ C_i を復号した後に、第1 の暗号文C の暗号文ブロックデータ C_{i+1} の復号に用いられる暗号文ブロックデータ C_i をメモリに記憶する工程と、

上記暗号文ブロックデータ C_{i+1} の復号に用いられる暗号文ブロック データ C_i をメモリに記憶した後に、第2の暗号文Dの少なくとも1つ の暗号文ブロックデータを復号する工程と、

上記第2の暗号文Dの少なくとも1つの暗号文ブロックデータを復号 した後に、メモリに記憶された、暗号文ブロックデータ C_{i+1} の復号に 用いられる暗号文ブロックデータ C_i を入力し、復号モジュールを用いて第1の暗号文Cの暗号文ブロックデータ C_{i+1} を復号する工程と を備えたことを特徴とする。

この発明に係る復号装置は、1つ以上の暗号文ブロックデータからなる暗号文を平文に復号し、かつ、暗号文に対して暗号文の完全性を確認するための認証子を生成する復号装置において、

復号モジュールによりデータを復号したときに生成したモジュール出力ブロックデータ T_i を復号モジュールへフィードバックする第1のフィードバックループを有し、暗号文ブロックデータを入力し、第1のフィードバックループによりモジュール出力ブロックデータ T_i をフィードバックさせ復号処理を行い、平文ブロックデータを出力する復号部と

認証子演算途中結果をフィードバックする第2のフィードバックルー 25 プを有し、復号部に入力される暗号文ブロックデータと同一の暗号文ブロックデータを入力し、データ処理を行い認証子演算途中結果を出力し 、第2のフィードバックループにより認証子演算途中結果をフィードバックさせ、暗号文の完全性を確認するための認証子を生成する認証子生成部と

を備えたことを特徴とする。

5

上記復号部と認証子生成部とは、1つの復号モジュールと、1つのフィードバックループとを兼用して復号処理と認証子生成処理とを交互に行うとともに、

上記1つのフィードバックループは、

10 復号処理と認証子生成処理との結果をそれぞれ記録し出力するメモリと、

復号処理と認証生成処理とを交互に実行するために、メモリから復号 処理と認証子生成処理との結果を交互に選択して復号モジュールに出力 するセレクタと

15 を備えたことを特徴とする。

この発明に係る復号方法は、1つ以上の暗号文ブロックデータからなる暗号文を平文に復号し、かつ、暗号文に対して暗号文の完全性を確認するための認証子を生成する復号方法において、

復号モジュールによりデータを復号したときに生成したモジュール出力プロックデータ T_i を復号モジュールへフィードバックする第1のフィードバック工程を有し、暗号文プロックデータを入力し、第1のフィードバックループによりモジュール出力プロックデータ T_i をフィードバックさせ復号処理を行い、平文プロックデータを出力する復号工程と

25

20

認証子演算途中結果をフィードバックする第2のフィードバック工程

15

を有し、復号工程に入力される暗号文ブロックデータと同一の暗号文ブロックデータを入力し、データ処理を行い認証子演算途中結果を出力し、第2のフィードバック工程により認証子演算途中結果をフィードバックさせ、暗号文の完全性を確認するための認証子を生成する認証子生成工程と

を備えたことを特徴とする。

この発明に係る暗号化装置は、平文Mを構成する平文ブロックデータ M_i (i=1, 2, 3, \cdot \cdot · ·)と平文Nを構成する平文ブロックデー $9N_j$ (j=1, 2, 3, \cdot · · ·)とを暗号化する暗号化装置において

平文Mの暗号化処理中に平文Nの暗号化要求を平文Mの暗号化処理完 了前に受け付けるメカニズムと、

暗号化処理を行ったデータをモジュール出力ブロックデータ T_i として出力する暗号化モジュールと、

暗号化モジュールから出力されたモジュール出力ブロックデータT₁をフィードバックラインを介し暗号化モジュールにフィードバックするフィードバックループと、

フィードバックループのフィードバックラインと並列に設けられ、上 20 記平文Nの暗号化要求を受け付け、平文Nのいずれかの平文ブロックデータの暗号化処理を開始することにより、上記平文ブロックデータ M_{i+1} が平文ブロックデータ M_{i} の次に続けて暗号化されない場合、フィードバックされるモジュール出力ブロックデータ T_{i} を記憶するメモリと

25 平文ブロックデータ M_{i+1} が平文ブロックデータ M_{i} の次に続けて暗 号化される場合は、上記フィードバックループのフィードバックライン

20

によりフィードバックされるモジュール出力プロックデータ T_i を選択してフィードバックループに供給し、上記平文プロックデータ M_{i+1} が平文プロックデータ M_i の次に続けて暗号化されず、平文Nのいずれかの平文プロックデータの次に暗号化される場合は、上記メモリに記憶されたモジュール出力プロックデータ T_i を選択してフィードバックループに供給するセレクタとを備えたことを特徴とする。

上記メモリは、

10 複数の平文に対応した複数のレジスタと、

暗号化処理をする平文に対応してレジスタを切り替えるスイッチと を備えたことを特徴とする。

この発明に係る暗号化方法は、暗号化モジュールから出力されるモジュール出力ブロックデータ T_i (i=1, 2, 3, ・・・)を用いて第 1 の平文Mの平文ブロックデータ M_i (i=1, 2, 3, ・・・)を暗号化する工程と、

上記平文ブロックデータ M_i を暗号化している途中で又は平文ブロックデータ M_i を暗号化した後に、第1 の平文Mの平文ブロックデータ M_i の暗号化に用いられるモジュール出力ブロックデータ T_i をメモリに記憶する工程と、

上記平文プロックデータ M_{i+1} の暗号化に用いられるモジュール出力 ブロックデータ T_i をメモリに記憶した後に、第2の平文Nの少なくとも1つの平文ブロックデータを暗号化する工程と、

25 上記第 2 の平文N の少なくとも 1 つの平文ブロックデータを暗号化した後に、メモリに記憶された、平文ブロックデータ M_{i+1} の暗号化に用

いられるモジュール出力ブロックデータ \mathbf{T}_i を入力し、暗号化モジュールを用いて第 $\mathbf{1}$ の平文 \mathbf{M} の平文ブロックデータ \mathbf{M}_{i+1} を暗号化する工程と

を備えたことを特徴とする。

5

この発明に係る暗号化装置は、1つ以上の平文ブロックデータからなる平文を暗号化モジュールにより暗号文にし、暗号文に対して暗号文の完全性を保証するための認証子を生成する暗号化装置において、

平文プロックデータを暗号化モジュールにより暗号化したときに暗号 化モジュールが出力したモジュール出力プロックデータTiを暗号化モジュールへフィードバックする第1のフィードバックループを有し、平文プロックデータを入力し、第1のフィードバックループによりモジュール出力プロックデータTiをフィードバックさせ暗号化処理を行い、暗号文プロックデータを出力する暗号化部と、

15 認証子演算途中結果をフィードバックする第2のフィードバックループを有し、暗号化部から暗号文ブロックデータが出力されるたびに暗号文ブロックデータを入力し、データ処理を行い、第2のフィードバックループにより認証子演算途中結果をフィードバックさせ、暗号文の完全性を保証するための認証子を生成する認証子生成部と

20 を備えたことを特徴とする。

上記暗号化部と認証子生成部とは、1つの暗号化モジュールと、1つのフィードバックループとを兼用して暗号化処理と認証子生成処理とを 交互に行うとともに、

25 上記1つのフィードバックループは、

暗号化処理と認証子生成処理との結果をそれぞれ記録し出力するメモ

リと、

20

暗号化処理と認証生成処理とを交互に実行するために、メモリから暗 号化処理と認証子生成処理との結果を交互に選択して暗号化モジュール に出力するセレクタと

5 を備えたことを特徴とする。

この発明に係る暗号化方法は、1つ以上の平文ブロックデータからなる平文を暗号化モジュールにより暗号文にし、暗号文に対して暗号文の 完全性を保証するための認証子を生成する暗号化方法において、

10 平文プロックデータを暗号化モジュールにより暗号化したときに暗号化モジュールが出力したモジュール出力ブロックデータT_iを暗号化モジュールへフィードバックする第1のフィードバック工程を有し、平文ブロックデータを入力し、第1のフィードバックループによりモジュール出力プロックデータT_iをフィードバックさせ暗号化処理を行い、暗号文プロックデータを出力する暗号化工程と、

認証子演算途中結果をフィードバックする第2のフィードバック工程を有し、暗号化工程から暗号文ブロックデータが出力されるたびに暗号文ブロックデータを入力し、データ処理を行い、第2のフィードバック工程により認証子演算途中結果をフィードバックさせ、暗号文の完全性を保証するための認証子を生成する認証子生成工程とを備えたことを特徴とする。

この発明に係る復号装置は、暗号文Cを構成する暗号文ブロックデータ C_i (i=1, 2, 3, \cdot \cdot \cdot)と暗号文Dを構成する暗号文ブロックデータ D_j (j=1, 2, 3, \cdot \cdot \cdot)とを復号する復号装置において、

15

20

暗号文Cの復号処理中に暗号文Dの復号要求を任意の時点で受け付けるメカニズムと、

復号処理を行ったデータをモジュール出力ブロックデータ T_i として出力する復号モジュールと、

5 復号モジュールから出力されたモジュール出力ブロックデータT_iをフィードバックラインを介し復号モジュールにフィードバックするフィードバックループと、

フィードバックループのフィードバックラインと並列に設けられ、上記暗号文Dの復号要求を受け付け、暗号文Dのいずれかの暗号文ブロックデータの復号処理を開始することにより、上記暗号文ブロックデータ C_{i+1} が暗号文ブロックデータ C_{i} の次に続けて復号されない場合、フィードバックされるモジュール出力ブロックデータ T_{i} を記憶するメモリと、

暗号文ブロックデータ C_{i+1} が暗号文ブロックデータ C_{i} の次に続けて復号される場合は、上記フィードバックループのフィードバックラインによりフィードバックされるモジュール出力ブロックデータ T_{i} を選択してフィードバックループに供給し、上記暗号文ブロックデータ C_{i+1} が暗号文ブロックデータ C_{i} の次に続けて復号されず、暗号文Dのいずれかの暗号文ブロックデータの次に復号される場合は、上記メモリに記憶されたモジュール出力ブロックデータ T_{i} を選択してフィードバックループに供給するセレクタとを備えたことを特徴とする。

上記メモリは、

25 複数の暗号文に対応した複数のレジスタと、
復号処理をする暗号文に対応してレジスタを切り替えるスイッチと

10

を備えたことを特徴とする。

この発明に係る復号方法は、復号モジュールから出力されるモジュール出力プロックデータ T_i (i=1, 2, 3, \cdot \cdot \cdot)を用いて第1の暗号文プロックデータ C_i (i=1, 2, 3, \cdot \cdot \cdot)を復号する工程と、

上記暗号文ブロックデータ C_i を復号している途中で又は暗号文ブロックデータ C_i を復号した後に、第1 の暗号文C の暗号文ブロックデータ C_{i+1} の復号に用いられるモジュール出力ブロックデータ C_i をメモリに記憶する工程と、

上記暗号文ブロックデータ C_{i+1} の復号に用いられるモジュール出力 ブロックデータ T_i をメモリに記憶した後に、第2の暗号文Dの少なく とも1つの暗号文ブロックデータを復号する工程と、

上記第2の暗号文Dの少なくとも1つの暗号文ブロックデータを復号した後に、メモリに記憶された、暗号文ブロックデータ C_{i+1} の復号に用いられるモジュール出力ブロックデータ T_i を入力し、復号モジュールを用いて第1の暗号文Cの暗号文ブロックデータ C_{i+1} を復号する工程と

を備えたことを特徴とする。

20

25

15

この発明に係る復号装置は、1つ以上の暗号文ブロックデータからなる暗号文を復号ユニットにより平文に復号し、かつ、暗号文に対して暗号文の完全性を確認するための認証子を生成する復号装置において、

暗号文プロックデータC₁を復号ユニットへフィードバックする第1 のフィードバックループを有し、暗号文プロックデータを入力し、第1 のフィードバックループにより暗号文プロックデータC₁をフィードバ

ックさせ復号処理を行い、平文ブロックデータを出力する復号部と、

認証子演算途中結果をフィードバックする第2のフィードバックループを有し、復号部に入力される暗号文ブロックデータと同一の暗号文ブロックデータを入力し、データ処理を行い認証子演算途中結果を出力し、第2のフィードバックループにより認証子演算途中結果をフィードバックさせ、暗号文の完全性を確認するための認証子を生成する認証子生成部と

を備えたことを特徴とする。

10 上記復号部と認証子生成部とは、1つの復号モジュールと、1つのフィードバックループとを兼用して復号処理と認証子生成処理とを交互に 行うとともに、

上記1つのフィードバックループは、

復号処理と認証子生成処理との結果をそれぞれ記録し出力するメモリ と、

復号処理と認証生成処理とを交互に実行するために、メモリから復号 処理と認証子生成処理との結果を交互に選択して復号モジュールに出力 するセレクタと

を備えたことを特徴とする。

20

25

15

この発明に係る復号方法は、1つ以上の暗号文ブロックデータからなる暗号文を復号ユニットにより平文に復号し、かつ、暗号文に対して暗号文の完全性を確認するための認証子を生成する復号方法において、

暗号文ブロックデータC_iを復号ユニットへフィードバックする第1 のフィードバック工程を有し、暗号文ブロックデータを入力し、第1の フィードバックループにより暗号文ブロックデータC_iをフィードバッ クさせ復号処理を行い、平文ブロックデータを出力する復号工程と、

認証子演算途中結果をフィードバックする第2のフィードバック工程を有し、復号工程に入力される暗号文ブロックデータと同一の暗号文ブロックデータを入力し、データ処理を行い認証子演算途中結果を出力し、第2のフィードバック工程により認証子演算途中結果をフィードバックさせ、暗号文の完全性を確認するための認証子を生成する認証子生成工程と

を備えたことを特徴とする。

10 上記暗号化処理は、プロック暗号アルゴリズムを用いることを特徴とする。

上記復号処理は、ブロック暗号アルゴリズムを用いることを特徴とする。

15

5

上記メモリは、暗号化処理の状態として、

第1の処理データの暗号化途中結果と、

第1の処理データを暗号化するために用いる暗号鍵と を記憶することを特徴とする。

20

上記メモリは、復号処理の状態として、

第2の処理データの復号途中結果と、

第2の処理データを復号するために用いる復号鍵と

を記憶することを特徴とする。

25

この発明に係る暗号化装置は、データを入力して暗号化し、暗号デー

タを出力する暗号化部と、

暗号化部が出力した暗号データを入力して暗号文の完全性を保証する ための認証子を生成する認証子生成部と を備え、

8 認証子生成部は、暗号化部によるデータの暗号化が完了する前に認証子の生成を開始することを特徴とする。

この発明に係る復号装置は、データを入力して復号し、復号データを出力する復号部と、

10 復号部が入力したデータを入力して暗号文の完全性を保証するための 認証子を生成する認証子生成部と

を備え、

認証子生成部は、復号部によるデータの復号が完了する前に認証子の 生成を開始することを特徴とする。

15

この発明に係る暗号化方法は、データを入力して暗号化し、暗号データを出力する暗号化工程と、

暗号化工程が出力した暗号データを入力して暗号文の完全性を保証するための認証子を生成する認証子生成工程と

20 を備え、

認証子生成工程は、暗号化工程によるデータの暗号化が完了する前に 認証子の生成を開始することを特徴とする。

この発明に係る復号方法は、データを入力して復号し、復号データを 25 出力する復号工程と、

復号工程が入力したデータを入力して暗号文の完全性を保証するため

の認証子を生成する認証子生成工程とを備え、

認証子生成工程は、復号工程によるデータの復号が完了する前に認証 子の生成を開始することを特徴とする。

5

また、この発明は、上記暗号化装置の各部の処理及び上記暗号化方法 の各工程の処理をコンピュータに実行させるためのプログラムであるこ とを特徴とする。また、そのプログラムを記録したコンピュータ読み取 り可能な記録媒体であることを特徴とする。

10

また、この発明は、上記復号装置の各部の処理及び上記復号方法の各工程をコンピュータに実行させるためのプログラムであることを特徴とする。また、そのプログラムを記録したコンピュータ読み取り可能な記録媒体であることを特徴とする。

15

図面の簡単な説明

図1は、実施の形態1のCBCモードの暗号化装置を示す図。

図2は、CBCモードの暗号化装置の動作手順を示す図。

図3は、CBCモードの暗号化装置の動作フローチャート図。

20 図 4 は、セレクタ 5 4 の動作フローチャート図。

図5は、スイッチ57の割り込み処理フローチャート図。

図6は、メモリ55の他の例を示す図。

図7は、メモリ55の割り込み処理フローチャート図。

図8は、メモリ55の他の例を示す図。

25 図 9 は、優先度処理を示す図。

図10は、優先度処理を示す図。

図11は、優先度処理を示す図。

図12は、メモリ55がフィードバックライン66と並列に設けられている図。

図13は、図12の暗号化装置の動作手順を示す図。

5 図14は、メモリ55がフィードバックライン67に並列に設けられている図。

図15は、図14の暗号化装置の動作手順を示す図。

図16は、OFBモードの暗号化装置を示す図。

図17は、図16の暗号化装置の動作手順を示す図。

10 図18は、CFBモードの暗号化装置を示す図。

図19は、図18の暗号化装置の動作手順を示す図。

図20は、CBCモードの復号装置を示す図。

図21は、図20の復号装置の動作手順を示す図。

図22は、OFBモードの復号装置を示す図。

15 図23は、図22の復号装置の動作手順を示す図。

図24は、CFBモードの復号装置を示す図。

図25は、図24の復号装置の動作手順を示す図。

図26は、鍵を保存するCBCモードの暗号化装置を示す図。

図27は、CBCモードの暗号化装置の動作手順を示す図。

20 図28は、鍵を保存するCBCモードの復号装置を示す図。

図29は、実施の形態2の暗号化部100と認証子生成部200を有する暗号化装置を示す図。

図30は、暗号化部100と認証子生成部200を有する暗号化装置 の動作手順を示す図。

25 図31は、暗号化部100と認証子生成部200を有する暗号化装置のフローチャート図。

PCT

図32は、暗号化部100と認証子生成部200を1つにした暗号化 装置を示す図。

図33は、暗号化部100と認証子生成部200を1つにした暗号化 装置の動作手順を示す図。

5 図34は、復号化部300と認証子生成部400を有する復号装置を 示す図。

図35は、復号化部300と認証子生成部400を1つにした復号装置を示す図。

図36は、復号化部300と認証子生成部400を1つにした復号装 10 置の動作手順を示す図。

図37は、実施の形態2の暗号化部100と認証子生成部200を有する暗号化装置を示す図。

図38は、復号化部300と認証子生成部400を有する復号装置を 示す図。

15 図39は、暗号鍵Kを用いた暗号化モジュール51の代表的構成図。

図40は、暗号化装置及び復号装置のハードウェア実現例を示す図。

図41は、暗号化装置及び復号装置のハードウェア実現例を示す図。

図42は、アプリケーションプログラム46により暗号化プログラム 47が呼び出される場合を示す図。

20 図43は、従来のCBCモードの暗号化装置を示す図。

図44は、従来のCBCモードによる復号装置を示す図。

図45は、従来のOFBモードの暗号化装置を示す図。

図46は、従来のOFBモードによる復号装置を示す図。

図47は、従来のCFBモードの暗号化装置を示す図。

25 図48は、従来のCFBモードによる復号装置を示す図。

図49は、従来の暗号化手順を示す図。

図50は、従来の暗号化手順を示す図。

図51は、秘匿処理と完全性保証処理を説明する図。

図52は、従来の秘匿処理と完全性保証処理の動作手順を示す図。

5 発明を実施するための最良の形態 実施の形態 1.

図1は、この実施の形態におけるCBCモードの暗号化装置を示す図である。

この実施の形態の暗号化装置は、セレクタ 5 4 と排他的論理和回路 5 8 と暗号鍵 K を用いた暗号化モジュール 5 1 とメモリ 5 5 とにより構成されている。排他的論理和回路 5 8 と暗号鍵 K を用いた暗号化モジュール 5 1 とは、暗号化ユニット 5 2 を構成している。セレクタ 5 4 と排他的論理和回路 5 8 と暗号鍵 K を用いた暗号化モジュール 5 1 は、フィードバックライン 6 5 とフィードバックライン 6 6 とフィードバックライン 6 7 によりフィードバックライン 6 6 とフィードバックライン 6 7 によりフィードバックループを構成している。暗号鍵 K を用いた暗号化モジュール 5 1 により暗号化された暗号文プロックデータ Ci は、フィードバックループにより再び排他的論理和回路 5 8 に入力され、排他的論理和回路 5 8 でモジュール入力データ Si が生成される。そして、生成されたモジュール入力データ Si が暗号鍵 K を用いた暗号化モジュール 5 1 に供給される。

メモリ 5 5 は、フィードバックライン 6 5 と並列に設けられている。 メモリ 5 5 は、レジスタ 5 6 とスイッチ 5 7 により構成されている。ス イッチ 5 7 は、暗号鍵 K を用いた暗号化モジュール 5 1 の出力をレジス タ 5 6 に入力させるか無視するかを切り替えるものである。この切り替 えは、例えば、割り込み I T により行われる。割り込み I T が発生した 場合には、スイッチ 5 7 は E に接続され、割り込み I T が解除された場

10

15

20

25

合には、スイッチ57はFに接続される。レジスタ56は、Eを経由してきた暗号文プロックデータC;を入力して記憶するものである。レジスタ56に記憶された暗号文プロックデータC;は、セレクタ54に出力される。セレクタ54は、A,B,Cの3つの入力を有しており、いずれか1つの入力を選択するものである。これらの選択は、後述するように割り込みITに依存する。

図2は、図1に示した暗号化装置の動作手順を示す図である。

図3は、図1に示した暗号化装置の動作フローチャートである。

10

15

、時刻T1において、スイッチ57はFに接続される。時刻T1以降は 、鍵K。を用いて平文ブロックデータN」の暗号化が行われ、暗号文ブ ロックデータD、が出力される。時刻Yにおいて、平文ブロックデータ N、の暗号化が終了し、割り込みITが解除されたものとする。この割 り込みITの解除により時刻T2において、鍵K、が暗号化モジュール 51に支給され、セレクタ54の入力はCに切り替えられ、スイッチ5 7はEに接続される。セレクタ54がCに切り替わったことにより、メ モリ55に記憶されていた暗号文ブロックデータC」が平文ブロックデ ータM。の暗号化のために入力され、鍵K」を用いた暗号化モジュール 51により平文ブロックデータM。が暗号化されて、暗号文ブロックデ ータC,が出力される。時刻T3以前においては、セレクタ54の入力 はBに切り替えられ、平文ブロックデータM。を暗号化する場合には、 フィードバックループのフィードバックライン65からフィードバック された暗号文ブロックデータC。が入力され、鍵K」を用いた暗号化モ ジュール51により平文ブロックデータM。暗号化されて、暗号文ブロ ックデータC。が出力される。

なお、平文Mと平文Nの鍵が同一($K_1=K_2$)の場合は、鍵は暗号 処理のスタート時に一度だけ供給されればよい。

図3のフローチャートを用いて全体の動作を説明する。

20 S1において、平文Mの暗号化処理がスタートし続行される。最後のブロックデータまで処理を終えた場合には、処理を終了する。S2において、任意の時点で生じる割り込みITの発生が監視される。割り込みITの発生がない場合には、S1の処理が続行される。平文ブロックデータMiの処理中に割り込みITが発生した場合には、S3において、現在処理中の平文ブロックデータMiの暗号文ブロックデータCiをメモリ55のレジスタ56に記憶する。S4において、割り込みITによ

10

15

20

り暗号化処理の要求があった平文Nの暗号化処理を行う。このS4の暗号化処理は、S5に示すように、割り込みITの解除があるまで連続して行われる。割り込みITの解除があった場合には、S6において、メモリ55のレジスタ56に記憶した暗号文プロックデータ C_i を用いて M_{i+1} の暗号化処理を行う。それ以降の処理は、S1に戻り、暗号化処理が続行される。

図4は、セレクタ54のオペレーション処理を示す図である。

雷源がオンになった場合には、S11に示すように、入力をAに設定 する。S12において、暗号化がスタートした場合には、S13におい て、入力をBに設定する。即ち、フィードバックループのフィードバッ クライン65によりフィードバックされる暗号文ブロックデータCiが 用いられる。S14において、現在処理しているブロックデータが最後 であるということが判定された場合には、S11に戻り電源オンと同じ 状態に戻る。S15において、割り込みITの発生が確認された場合に は、S16において、入力をAに設定し、暗号化がスタートした場合に は、S18において、入力をBに設定する。割り込みITの解除がある までは、入力がBに設定されたままで動作する。即ち、フィードバック ループのフィードバックライン65によりフィードバックされる暗号文 ブロックデータC、が用いられる。S19において、割り込みITの解 除があったことが検知された場合には、S20において、入力をCに設 定する。この入力をCに設定することにより、メモリ55に記憶された 暗号文プロックデータC、が入力されることになる。このCからの入力 による暗号化がスタートした場合には、S13に戻り入力をBに設定す る。

25 このようにして、割り込み I T の発生に基づき、セレクタ 5 4 を切り 替えることができる。

10

15

なお、平文Mの暗号化処理も、割り込みITにより任意の時刻にスタートさせてもよい。

図5は、スイッチ57の割り込み処理のフローチャートである。

電源がオンになった場合、そして、その後の最初の平文の暗号化処理の場合は、スイッチ57はEに接続される。そして、S31において、割り込みITが発生した場合には、スイッチ57をEからFに接続する。そして、S33において、割り込みITの解除が検出された場合には、スイッチ57をFからEに接続する。このようにして、スイッチ57は、割り込みITの発生から解除までは暗号文ブロックデータCiを無視する。従って、メモリ55のレジスタ56には、割り込みITが発生したときに生成された暗号文ブロックデータCiが記憶され続けることになる。

以上のように、図 $1\sim$ 図5に示した暗号化装置は、平文Mを構成する平文ブロックデータ M_i (i=1, 2, 3, \cdot \cdot \cdot) と平文Nを構成する平文ブロックデータ N_j (j=1, 2, 3, \cdot \cdot \cdot) とを暗号化する暗号化装置において、平文Mの暗号化処理中に平文Nの暗号化要求を平文Mの暗号化処理完了前に受け付ける割り込み処理メカニズムを示している。

また、図1~図5に示した暗号化装置は、平文プロックデータM_iの 暗号化処理を行い、暗号文プロックデータC_iを出力する暗号化モジュール51と、暗号化モジュール51から出力された暗号文プロックデータC_iをフィードバックライン65を介し暗号化ユニット52にフィードバックするフィードバックループ65,66と、フィードバックループのフィードバックライン65と並列に設けられ、上記割り込み処理により上記平文Nの暗号化要求を受け付け、平文Nのいずれかの平文プロックデータの暗号化処理を開始することにより、上記平文プロックデー

10

15

また、図1~図5に示した暗号化装置は、平文ブロックデータ M_{i+1} が平文ブロックデータ M_{i} の次に続けて暗号化される場合は、上記フィードバックループのフィードバックライン65によりフィードバックされる暗号文プロックデータ C_{i} を選択してフィードバックループを介して暗号化ユニット52に供給し、上記平文ブロックデータ M_{i+1} が平文ブロックデータ M_{i} の次に続けて暗号化されず、平文Nのいずれかの平文ブロックデータの次に暗号化される場合は、上記メモリ55に記憶された暗号文ブロックデータ C_{i} を選択してフィードバックループを介して暗号化ユニット52に供給するセレクタ54を有している。

メモリ55は、割り込みITが発生したときの暗号化装置の状態を記憶するメモリである。メモリ55が暗号化処理の状態を記憶しておくことにより、あるデータの暗号化の最中に他のデータの暗号化を行った場合でも、再びあるデータの暗号化の処理に復帰することができる。即ち、メモリ55に記憶されたデータを用いることにより、暗号化が中断されたときと全く同じ状態に暗号化装置を復帰させることができ、中断した暗号化処理を続行させることが可能になる。

20 図 6 は、メモリ 5 5 の他の例を示す図である。

メモリ55は、割り込み制御部52と入力スイッチ96と出力スイッチ97と複数のレジスタ(REG1, 2, 3)を有している。このように、複数のレジスタを有することにより、複数の割り込みを受け付けることが可能になる。

25 図 7 は、メモリ 5 5 の割り込み処理の動作を示す図である。 割り込み I Tが発生すると、S 4 1 において、現在使用中のレジスタ

10

15

20

25

kの番号kを記憶する。S42において、入力スイッチ96と出力スイッチ97をレジスタk以外のレジスタlに接続する。この状態で、平文Nの暗号化が継続される。更に、平文Nの暗号化の最中に他の割り込みが発生したかを監視する。S43において、他の割り込みITが発生したことが検出された場合には、再び自分自身であるS40の処理を呼び出す。このように、割り込みITが発生するたびに、自分自身をS40の処理をリカーシブに呼び出すことにより、複数階層の割り込み処理を行うことができる。S44においては、割り込みが解除されたかを検出し、割り込みが解除された場合には、入力スイッチ96と出力スイッチ97を記憶しておいた番号kを用いてレジスタkに切り替える。図6に示す場合は、3つのレジスタがあるので、3階層の割り込み処理を行うことができる。

図8は、メモリ55の他の例を示す図である。

メモリ55は、スタック64を有している。スタック64は、先入れ後出し(FILO)のレジスタである。スタック1を使用中に割り込みITが発生した場合には、スタック1のデータをスタック2に移し、それ以後のデータをスタック1に積み上げ、割り込みITが解除された場合には、積み上げたスタック1のデータを出力し、スタック2のデータをスタック1に戻す。図8に示す場合は、4階層の割り込み処理を行える場合を示している。

図6に示すように、複数階層の割り込み処理を行うことができる場合は、各割り込みに対して優先度を付けることができる。例えば、割り込み IT1を優先度1とし、割り込み IT2を優先度1より優先度の低い優先度2とすることにより、優先度1の割り込み IT1が発生した場合には、優先度2の処理を遅らせることができる。

図9は、優先度1の暗号化処理を優先度2の暗号化処理に優先させた

15

場合を示している。優先度1の暗号化処理を先に終了させている。

図10は、優先度がともに等しい場合の暗号化処理の場合を示している。

優先度が等しい場合には、2つの平文の各ブロックデータを交互に暗 号化する。

図11は、優先度1のデータと2つの優先度2のデータを暗号化する 場合を示している。

図12は、メモリ55をフィードバックライン66と並列においた場合を示している。

排他的論理和回路58と暗号鍵Kを用いた暗号化モジュール51とは、暗号化ユニット52を構成している。

図13は、図12の暗号化装置の動作手順を示す図である。

第1セレクタ61と第2セレクタ62とは、以下のような選択接続により、図1のセレクタ54と同じ選択動作をさせるものである。

第1のセレクタ61+第2のセレクタ62=セレクタ54

Α 20 + D Α В + D В C C + Α C C \mathbf{B} +

図13では、第2のセレクタ62がDを選択しているときは、第1の セレクタ61の選択(A又はB)が有効となり、第2のセレクタ62が Cを選択しているときは、メモリ55の内容が出力されることになる。

15

20

25

即ち、第2のセレクタ62は、メモリ55の内容を用いたいとき(割り込みITが解除されて平文Nから元の平文Mへの暗号化に戻るとき)に、Cを選択すればよい。

図14は、メモリ55をフィードバックライン67と並列においた場合を示している。

図15は、図14の暗号化装置の動作手順を示す図である。

割り込み I Tが発生した時刻 X が排他的論理和回路 5 8 で排他的論理和演算される前である場合には、メモリ 5 5 は、排他的論理和回路 5 8 により排他的論理和演算されたモジュール入力データ S_i を記憶する。

10 そして、平文ブロックデータN₁を暗号化する。次に、メモリ55に記憶されたモジュール入力データS₁を第2セレクタ62により選択させ、暗号鍵Kを用いた暗号化モジュール51に入力し、暗号化して暗号文ブロックデータC₁を出力する。

図1及び図12及び図14に示すように、メモリ55は、フィードバックライン65とフィードバックライン66とフィードバックライン67のいずれのラインと並列の設けられていても構わない。メモリ55は、暗号化装置が、あるデータの暗号化処理中に他のデータの暗号化を開始するとき、他のデータの暗号化を開始する直前の状態を覚えておくものであり、他のデータの暗号化処理が終了した時点で、メモリ55に記憶されたデータを用いて暗号化装置が元の状態に復帰できるのであれば、メモリ55は、どの場所に設けられていても構わない。また、メモリ55は、複数箇所に設けられていてもよい。

以上のように、この実施の形態に係る暗号化装置は、1つ以上のブロックデータ M_i (i=1, 2, 3, \cdots , m) からなる第1の処理データ (平文M) と、1つ以上のブロックデータ N_j (j=1, 2, 3, \cdots , n) からなる第2の処理データ (平文N) との暗号化処理をす

10

15

る暗号化装置において、暗号化処理の状態を記憶するメモリ55を備え、第1の処理データの全ブロックデータ($M_1 \sim M_{\bullet}$)の暗号化処理が完了する前に第2の処理データの最初のブロックデータ N_1 の暗号化処理を開始するとともに、第2の処理データの最初のブロックデータ N_1 の暗号化処理を開始する場合に第1の処理データの暗号化処理の状態(例えば、暗号化ブロックデータ C_i)を上記メモリ55に記憶させ、第1の処理データの暗号化処理を再開する場合に、暗号化装置の暗号化処理の状態を、メモリに記憶した第1の処理データの暗号化処理の状態に復帰させてから第1の処理データの暗号化処理を再開することを特徴とする。

また、上記暗号化装置は、第2の処理データの全ブロックデータ($N_1 \sim N_n$)の暗号処理の完了する前に第1の処理データの暗号化処理を再開するとともに、上記メモリ55は、第1の処理データの暗号化処理を再開する場合に第2の処理データの暗号化処理状態(例えば、暗号化ブロックデータ D_j)を記憶し、第2の処理データの暗号化処理を再開する場合は、暗号化装置の暗号化処理の状態を、メモリに記憶した第2の処理データの暗号化処理の状態に復帰させてから第2の処理データの暗号化処理を再開することを特徴とする。

図16は、OFBモードの暗号化装置の構成図である。

20 図45に比べて、メモリ55が追加されている点が特徴である。メモリ55は、暗号化モジュール51から出力されたモジュール出力データT,を記憶するものである。

図16は、平文Mを構成する平文ブロックデータM_i (i = 1, 2, 3, · · ·) と平文Nを構成する平文ブロックデータN_j (j = 1, 2 , 3, · · ·) とを暗号化する暗号化装置において、平文Mの暗号化処理中に平文Nの暗号化要求を平文Mの暗号化処理完了前に受け付ける割

10

15

り込み処理メカニズムと、暗号化処理を行ったデータをモジュール出力 ブロックデータT、として出力する暗号化モジュール51と、暗号化モ ジュール51から出力されたモジュール出力ブロックデータT、をフィ ードバックライン65を介し暗号化モジュールにフィードバックするフ ィードバックループ65,66と、フィードバックループのフィードバ ックライン 6 5 と並列に設けられ、上記平文Nの暗号化要求を受け付け 、平文Nのいずれかの平文ブロックデータの暗号化処理を開始すること により、上記平文ブロックデータM...、が平文ブロックデータM,の次 に続けて暗号化されない場合、フィードバックされるモジュール出力ブ ロックデータT, を記憶するメモリ55と、平文ブロックデータM,,, が平文ブロックデータM、の次に続けて暗号化される場合は、上記フィ ードバックループのフィードバックライン65によりフィードバックさ れるモジュール出力ブロックデータT。を選択してフィードバックルー プを介して暗号化モジュール51に供給し、上記平文ブロックデータM iii が平文ブロックデータMi の次に続けて暗号化されず、平文Nのい ずれかの平文ブロックデータの次に暗号化される場合は、上記メモリ5 5に記憶されたモジュール出力ブロックデータT,を選択してフィード バックループを介して暗号化モジュール51に供給するセレクタ54と を備えたことを特徴とする。

20 図17は、図16のOFBモードの暗号化装置の動作説明図である。 図17は、図2のCBCモードの動作がOFBモードの動作になった ものであり、その他の動作は図2の動作と同じである。

図18は、CFBモードの暗号化装置を示す図である。

図47に比べて、メモリ55が設けられている点が特徴である。メモ 25 リ55は、排他的論理和回路58から出力された暗号文ブロックデータ C、を記憶するものである。 また、排他的論理和回路58と暗号鍵Kを用いた暗号化モジュール51とは、暗号化ユニット52を構成している。

図18は、平文Mを構成する平文ブロックデータ M_i (i=1, 2, 3, ・・・) と平文Nを構成する平文プロックデータN, (j=1, 2 , 3, · · ·)とを暗号化する暗号化装置において、平文Mの暗号化処 5 理中に平文Nの暗号化要求を平文Mの暗号化処理完了前に受け付ける割 り込み処理メカニズムと、平文ブロックデータM,の暗号化処理を行い 暗号文ブロックデータC、を出力する暗号化ユニット52と、暗号化モ ジュールから出力された暗号文ブロックデータC、をフィードバックラ イン65を介し暗号化処理にフィードバックするフィードバックループ 10 65,66と、フィードバックループのフィードバックライン65と並 列に設けられ、上記平文Nの暗号化要求を受け付け、平文Nのいずれか の平文ブロックデータの暗号化処理を開始することにより、上記平文ブ ロックデータM:,,が平文ブロックデータM,の次に続けて暗号化され ない場合、フィードバックされる暗号文ブロックデータC.を記憶する 15 メモリ55と、平文ブロックデータM: が平文ブロックデータM: の 次に続けて暗号化される場合は、上記フィードバックループのフィード バックライン65によりフィードバックされる暗号文ブロックデータC i を選択してフィードバックループを介して暗号化ユニット52に供給 し、上記平文ブロックデータM... が平文ブロックデータM. の次に続 20 けて暗号化されず、平文Nのいずれかの平文プロックデータの次に暗号 化される場合は、上記メモリ55に記憶された暗号文ブロックデータC . を選択してフィードバックループを介して暗号化ユニット52に供給 するセレクタ54とを備えたことを特徴とする。

25 図19は、図18のCFBモードの暗号化装置の動作説明図である。 図19は、図2のCBCモードの動作がCFBモードの動作になった

20

ものであり、その他の動作は図2の動作と同じである。

図20は、CBCモードの復号装置を示す図である。

図44に比べて、メモリ75が設けられている点が特徴である。

メモリ75は、レジスタ76とスイッチ77により構成されている。

5 また、排他的論理和回路78と鍵Kを用いた復号モジュール71により復号ユニット72を構成している。

なお、レジスタ111は、セレクタ74の内部に設けられていてもよい。

図 20 に示す復号装置は、暗号文C を構成する暗号文ブロックデータ C_i (i=1, 2, 3, \cdot \cdot \cdot) と暗号文D を構成する暗号文ブロック データ N_j (j=1, 2, 3, \cdot \cdot \cdot) とを復号する復号装置において 、暗号文Cの復号処理中に暗号文Dの復号要求を任意の時点で受け付ける割り込み処理メカニズムを有している。

また、図20に示す復号装置は、暗号文ブロックデータCiの復号処理を行ったデータをモジュール出力ブロックデータTiとして出力する復号モジュール71と、暗号文ブロックデータCi+1を復号するための暗号文プロックデータCiをフィードバックライン85,111,82を介し復号ユニット72にフィードバックするフィードバックループ85,111,82,86と、フィードバックループのフィードバックライン85,111,82と並列に設けられ、上記暗号文Dの復号要求を受け付け、暗号文Dのいずれかの暗号文プロックデータの復号処理を開始することにより、上記暗号文プロックデータCi+1が暗号文プロックデータCiの次に続けて復号されない場合、フィードバックされるプロックデータを記憶するメモリ71とを有している。

25 また、図20に示す復号装置は、暗号文ブロックデータC_{i+1}が暗号 文ブロックデータC_iの次に続けて復号される場合は、上記フィードバ

10

15

20

ックループのフィードバックライン85, 111, 82によりフィードバックループのフィードバックデータ C_i を選択してフィードバックループを介して暗号ユニット72に供給し、上記暗号文ブロックデータ C_{i+1} が暗号文ブロックデータ C_i の次に続けて復号されず、暗号文Dのいずれかの暗号文ブロックデータの次に復号される場合は、上記メモリに記憶された暗号文ブロックデータ C_i を選択してフィードバックループを介して暗号ユニット72に供給するセレクタ74を備えている。

なお、上述した図20の説明において、「フィードバックライン」、「フィードバックループ」という用語を用いているが、「自己の出力を自己の入力にする」という意味での「フィードバック」ではない。ここでは、「フィードバック」という用語は、暗号文ブロックデータ C_i を復号した後に、暗号文ブロックデータ C_{i+1} を復号するために、暗号文ブロックデータ C_i を再び供給するという意味で用いるものとする。

図21は、図20の復号装置の動作手順を示す図である。

暗号鍵(復号鍵ともいう) K_1 を用いて、暗号文プロックデータ C_1 を復号している最中に割り込み I T の発生があった場合には、暗号文プロックデータ C_1 がメモリ 7 5 のレジスタ 7 6 に記憶される。その後、暗号鍵(復号鍵ともいう) K_2 を用いて、暗号文プロックデータ D_1 の復号が行われ、平文プロックデータ N_1 が復号される。そして、メモリ 7 5 のレジスタ 7 6 に記憶された暗号文プロックデータ C_1 が読み出され、暗号文プロックデータ C_2 の復号が行われ、平文プロックデータ M_2 が復号される。セレクタ 7 4 の動作は、図 4 に示したものと同じである。また、スイッチ 7 7 の動作は、図 5 に示したものと同じである。

図22は、OFBモードの復号装置を示す図である。

25 図22は、暗号文Cを構成する暗号文プロックデータC_i (i = 1,2, 3, ・・・)と暗号文Dを構成する暗号文プロックデータD_i (j

=1, 2, 3, ···) とを復号する復号装置において、暗号文Cの復 号処理中に暗号文Dの復号要求を任意の時点で受け付ける割り込み処理 メカニズムと、復号処理を行ったデータをモジュール出力ブロックデー タT、として出力する復号モジュール71と、復号モジュール71から 出力されたモジュール出力ブロックデータT、をフィードバックライン 5 85を介し復号モジュール71にフィードバックするフィードバックル ープ85,86と、フィードバックループのフィードバックライン85 と並列に設けられ、上記暗号文Dの復号要求を受け付け、暗号文Dのい ずれかの暗号文ブロックデータの復号処理を開始することにより、上記 暗号文ブロックデータ Cin が暗号文ブロックデータ Cin の次に続けて 10 復号されない場合、フィードバックされるモジュール出力ブロックデー タT, を記憶するメモリ75と、暗号文ブロックデータ C;; が暗号文 ブロックデータC、の次に続けて復号される場合は、上記フィードバッ クループのフィードバックライン85によりフィードバックされるモジ ュール出力ブロックデータT,を選択してフィードバックループを介し 15 て復号モジュール71に供給し、上記暗号文ブロックデータCはが暗 号文ブロックデータC、の次に続けて復号されず、暗号文Dのいずれか の暗号文ブロックデータの次に復号される場合は、上記メモリ75に記 憶されたモジュール出力ブロックデータ T, を選択してフィードバック ループを介して復号モジュール71に供給するセレクタ74とを備えた 20 ことを特徴とする。

図23は、図22のOFBモードの暗号化装置の動作説明図である。 図23は、図21のCBCモードの動作がOFBモードの動作になっ たものであり、その他の動作は図21の動作と同じである。

25 図24は、CFBモードの復号装置を示す図である。

また、排他的論理和回路78と鍵Kを用いた復号モジュール71によ

り復号ユニット72を構成している。

なお、レジスタ111は、セレクタ74の内部に設けられていてもよい。

図24は、暗号文Cを構成する暗号文ブロックデータC, (i=1, 2, 3, ···) と暗号文Dを構成する暗号文ブロックデータD; (j 5 =1, 2, 3, ···) とを復号する復号装置において、暗号文Cの復 号処理中に暗号文Dの復号要求を任意の時点で受け付ける割り込み処理 メカニズムと、暗号文ブロックデータC。の復号処理を行ったデータを モジュール出力ブロックデータTiとして出力する復号モジュール71 と、暗号文ブロックデータ C;+1 を復号するための暗号文ブロックデー 10 タC_iをフィードバックライン85,111,82を介し復号ユニット 72にフィードバックするフィードバックループ85,111,82, 86と、フィードバックループのフィードバックライン85,111, 82と並列に設けられ、上記暗号文Dの復号要求を受け付け、暗号文D のいずれかの暗号文ブロックデータの復号処理を開始することにより、 15 上記暗号文ブロックデータ Ci+i が暗号文ブロックデータ Ci の次に続 けて復号されない場合、フィードバックされる暗号文ブロックデータC , を記憶するメモリ75と、暗号文ブロックデータC_{i+1} が暗号文ブロ ックデータC、の次に続けて復号される場合は、上記フィードバックル ープのフィードバックライン85, 111, 82によりフィードバック 20 される暗号文ブロックデータC, を選択してフィードバックループを介 して復号モジュール71に供給し、上記暗号文プロックデータCitaが 暗号文プロックデータCiの次に続けて復号されず、暗号文Dのいずれ かの暗号文ブロックデータの次に復号される場合は、上記メモリ75に 記憶された暗号文ブロックデータC。を選択してフィードバックループ 25 を介して復号モジュール71に供給するセレクタ74とを備えたことを

10

15

20

25

特徴とする。

なお、上述した図24の説明において、「フィードバックライン」、「フィードバックループ」という用語を用いているが、「自己の出力を自己の入力にする」という意味での「フィードバック」ではない。ここでは、「フィードバック」という用語は、暗号文ブロックデータ C_i を復号した後に、暗号文ブロックデータ C_{i+1} を復号するために、暗号文ブロックデータ C_i を再び供給するという意味で用いるものとする。

図25は、図24のCFBモードの暗号化装置の動作説明図である。

図25は、図21のCBCモードの動作がCFBモードの動作になったものであり、その他の動作は図21の動作と同じである。

図26は、図1に示したCBCモードの暗号化装置の改良例を示す図である。

図26の暗号化装置は、セレクタ154とメモリ155とが追加されている。図1の場合は、鍵 K_1 が割り込みITの解除のとき外部から支給される場合を示したが、ここでは、一度外部から支給された鍵 K_1 を保存して再利用する場合について説明する。

メモリ155は、レジスタ156とスイッチ157により構成されている。スイッチ157は、暗号鍵Kをレジスタ156に入力させるか無視するかを切り替えるものである。この切り替えは、例えば、割り込みITが発生した場合には、スイッチ157はEに接続され、割り込みITが解除された場合には、スイッチ157はFに接続される。レジスタ156は、Eを経由してきた鍵Kを入力して記憶するものである。レジスタ156に記憶された鍵Kは、セレクタ154に出力される。セレクタ154は、A、Cの2つの入力を有しており、いずれか1つの入力を選択するものである。これらの選択は、後述するように割り込みITに依存する。

10

15

20

25

図27は、図26に示した暗号化装置の動作手順を示す図である。

この暗号化装置が電源を投入された場合のセレクタ 5 4 とセレクタ 1 5 4 の入力はAに設定されており、スイッチ 5 7 とスイッチ 1 5 7 は E に接続されているものとする。また、平文Nの暗号化要求があるときは、割り込み I T が発生し、平文Nの暗号化要求が解除されるまで、割り込み I T がオンになり続けるものとする。また、平文Mは、鍵 K_1 を用いて暗号化され、平文Nは、鍵 K_2 を用いて暗号化されるものとする。 \mathfrak{g}_{K_1} \mathfrak{g}_{K_2} が暗号化モジュール \mathfrak{g}_{K_2} \mathfrak{g}_{K_3} が暗号化モジュール \mathfrak{g}_{K_4} \mathfrak{g}_{K_5} \mathfrak{g}_{K_5}

時刻T0において、鍵K」が鍵KIとして外部から支給される。セレ クタ154は、Aに接続されているので、鍵KIを鍵Kとして暗号化モ ジュール51に出力する。また、スイッチ157がEに接続されている ので、鍵K、がレジスタ156に記憶される。そして、平文ブロックデ ータM₁の暗号化処理がスタートする。時刻TOにおいて、平文ブロッ クデータM、の暗号化がスタートした場合には、セレクタ54の入力A から一旦イニシャルバリューIVが入力された後、セレクタ54はBに 切り替わる。そして、平文ブロックデータM」が鍵K」を用いて暗号化 されている途中の時刻Xにおいて、平文ブロックデータN、の暗号化を 要求する割り込みITが発生したとする。時刻T1までに、暗号文ブロ ックデータC、はメモリ55に記憶された状態になる。そして、割り込 みITの発生により時刻T1において、鍵K。が鍵KIとして外部から 暗号化モジュール51に支給される。セレクタ154は、Aに接続され ているので、鍵KIを鍵Kとして暗号化モジュール51に出力する。ま た、時刻T1において、セレクタ54は入力をAに設定する。また、時 刻T1において、スイッチ57とスイッチ157はFに接続される。従 って、鍵K。は、レジスタ156に記憶されない。時刻T1以降は、鍵 K,を用いて平文ブロックデータN,の暗号化が行われ、暗号文ブロッ

10

15

クデータD、が出力される。時刻Yにおいて、平文ブロックデータN、 の暗号化が終了し、割り込みITが解除されたものとする。この割り込 みITの解除により時刻T2において、セレクタ54の入力はCに切り 替えられ、スイッチ57はEに接続される。従って、鍵K、がレジスタ 156から鍵KIとしてセレクタ154に出力され、セレクタ154か ら鍵K、が鍵Kとして暗号化モジュール51に支給される。また、セレ クタ54がCに切り替わったことにより、メモリ55に記憶されていた 暗号文ブロックデータC、が平文ブロックデータM。の暗号化のために 入力され、鍵 K, を用いた暗号化モジュール 5 1 により 平文ブロックデ ータM、が暗号化されて、暗号文ブロックデータC。が出力される。時 刻T3以前においては、セレクタ54の入力はBに切り替えられ、平文 ブロックデータM、を暗号化する場合には、フィードバックループのフ ィードバックライン65からフィードバックされた暗号文ブロックデー タC,が入力され、鍵K,を用いた暗号化モジュール51により平文ブ ロックデータM。が暗号化されて、暗号文ブロックデータC。が出力さ れる。

また、時刻T3以前においては、セレクタ154の入力は、Aに切り替えられる。

セレクタ154のオペレーション処理を説明する。

20 電源がオンになった場合には、入力をAに設定する。また、割り込み I Tの発生が確認された場合でも、入力をAに設定し続ける。割り込み I Tの解除があるまでは、セレクタ154は、入力がAに設定されたままで動作する。セレクタ154は、割り込みI Tの解除があったことが 検知された場合に、入力をCに設定する。この入力をCに設定すること により、メモリ55に記憶された鍵K,が鍵Kとして暗号化モジュール 51に入力されることになる。このCからの鍵入力による暗号化がスタ

10

15

20

25

ートした場合には、セレクタ154は、入力をAに設定する。

このようにして、割り込みITの発生に基づき、セレクタ154を切り替えることができる。

次に、スイッチ157の割り込み処理のオペレーションを説明する。

図28は、図20に示した復号装置に対して鍵K₁を保存して再利用 する場合の構成を示している。

図28は、図20に対してセレクタ174とメモリ175を追加した ものである。セレクタ174とメモリ175の動作は、図26に示した セレクタ154とメモリ155と同じである。

メモリ55とメモリ155は、割り込みITが発生したときの暗号化装置の状態を記憶するメモリの一例である。このように、メモリ55とメモリ155とが暗号化処理の状態を記憶しておくことにより、あるデータの暗号化の最中に他のデータの暗号化を行った場合でも、再びあるデータの暗号化の処理に復帰することができる。即ち、メモリ55に記憶されたデータとメモリ155に記憶された鍵Kとを用いることにより、暗号化が中断されたときと全く同じ状態に暗号化装置を復帰させることができ、中断した暗号化処理を続行させることが可能になる。

10

15

20

25

なお、メモリ155とメモリ175は、図6,図8に示すメモリ55と同じ構成のものでもよい。また、図示していないが、図16,図18,図22,図24に対して、図26,図28に示すような構成を追加して鍵K,を保存するようにしてもよい。

また、図26のメモリ55とメモリ155とは、同一の動作をするので、1つのメモリに統合してもよい。また、図28のメモリ75とメモリ175とは、同一の動作をするので、1つのメモリに統合してもよい

以上のように、この実施の形態に係る復号装置は、1つ以上のブロックデータ C_i (i=1, 2, 3, \cdot \cdot \cdot , m)からなる第1の処理データ(暗号文C)と、1つ以上のブロックデータ D_j (j=1, 2, 3, \cdot \cdot \cdot , n)からなる第2の処理データ(暗号文D)との復号処理をする復号装置において、復号処理の状態を記憶するメモリ75を備え、第1の処理データの全ブロックデータ($C_1 \sim C_{\bullet}$)の復号処理が完了する前に第2の処理データの最初のブロックデータ D_1 の復号処理を開始するとともに、第2の処理データの最初のブロックデータ D_1 の復号処理を開始するとともに、第1の処理データの復号処理の状態を上記メモリに記憶させ、第1の処理データの復号処理を再開する場合に復号装置の復号処理の状態をメモリ10、記憶した第10、処理データの復号処理が状態をメモリ10、記憶した第10、処理データの復号処理が状態をメモリ10、記憶した第10、処理データの復号処理が状態をメモリ10、記憶した第10、処理データの復号処理を再開することを特徴とする。

また、上記復号装置は、第2の処理データの全ブロックデータ(D₁)の復号処理の完了する前に第1の処理データの復号処理を再開するとともに、上記メモリ74は、第1の処理データの復号処理を再開する場合に第2の処理データの復号処理の状態を記憶し、第2の処理データの復号処理を再開する場合は、復号装置の復号処理の状態をメモリ

に記憶した第2の処理データの復号処理の状態に復帰させてから第2の 処理データの復号処理を再開することを特徴とする。

ここで、暗号化処理の状態とは、例えば、

図1のCBCモードでは、暗号化ブロックデータ C_i (及び鍵 K_i)

図16のOFBモードでは、モジュール出力データT゛(及び鍵K₁

)

5

15

20

25

図18のCFBモードでは、暗号化ブロックデータ C_i (及び鍵 K_1)

のことであり、また、復号処理の状態とは、例えば、

10 図 20 の C B C モードでは、暗号化ブロックデータ C_i (及び鍵 K_1

)

)

図22のOFBモードでは、モジュール出力データ T_i (及び鍵 K_1)

図 24 の C F B モードでは、暗号化ブロックデータ C_i (及び鍵 K_1

のことである。

前述した説明においては、3つのモードの場合の暗号化装置と復号装置を説明したが、前述した3つのモードは一例であり、これらのモードの改良されたもの、或いは、これらのモードが変形されたものであっても構わない。特に、特徴となる点は、先のブロックデータが暗号化復号されたときに生成されたブロックデータC,又はM,又はT,が次のブロックデータM,又はC,1の暗号化復号処理にフィードバックデータとして用いられる暗号化復号方法において、暗号化復号の状態を記憶するメモリ55を設け、他のデータの暗号化復号化の処理後にブロックデータC,又はM,又はT,を用いて再び元の状態に復帰可能にできる点である。従って、特に暗号化モード、復号モードは問わない。

10

15

20

25

なお、割り込み I T を用いず、ポーリング方式やトークン取得方式等の他のメカニズムを用いて暗号化要求を受け付け、2以上の暗号化復号 処理のインタラクティブな並列処理を行うようにしてもよい。

また、暗号鍵Kを用いる暗号化復号処理の場合を示したが、暗号鍵K を用いない暗号化復号処理の場合でもよい。 実施の形態 2.

この実施の形態においては、暗号化装置が秘匿処理とデータの完全性 保証処理を行う場合について説明する。

データの秘匿処理とは、データを暗号化し、データが盗聴されても、 或いは、盗まれても意味が分からなくすることである。また、データの 完全性保証とは、データが何者かにより置き換えられていることがない ことを保証することをいう。データを伝送する場合には、データの秘匿 処理を行った上にデータの完全性を保証して伝送したい場合がある。デ ータの秘匿処理は、データを暗号化することにより行われる。データの 完全性保証処理は、データの最後に認証子(MAC: Message Authentication Code)を付加し、その認証子を検 証することにより改竄を発見することにより行われる。

図29は、OFBモードの暗号化部100により秘匿処理を行い、CBCモードの認証子生成部200により認証子(MAC)を生成する場合を示している。

図29は、1つ以上の平文ブロックデータからなる平文を暗号化モジュール51により暗号文にし、暗号文に対して暗号文の完全性を保証するための認証子を生成する暗号化装置において、平文ブロックデータを暗号化モジュール51により暗号化したときに暗号化モジュール51が出力したモジュール出力ブロックデータT_iを暗号化モジュール51へ暗号化モジュールへフィードバックする第1のフィードバックループ6

10

15

20

25

5を有し、平文プロックデータを入力し、第1のフィードバックループ 65によりモジュール出力プロックデータT_iをフィードバックさせ暗 号化処理を行い、暗号文プロックデータC_iを出力する暗号化部100 と、認証子演算途中結果T_iをフィードバックする第2のフィードバックループ66を有し、暗号化部100から暗号文プロックデータC_iが出力されるたびに暗号文プロックデータC_iを入力し、認証子演算処理を行い、第2のフィードバックループ66により認証子演算途中結果T_iをフィードバックさせ、暗号文の完全性を保証するための認証子Pを生成する認証子生成部200とを備えたことを特徴とする。

図30は、図29に示す暗号化装置の動作手順を示す図である。

される。次に、平文ブロックデータ M_2 が入力され、暗号文ブロックデータ C_2 に暗号化される。この平文ブロックデータ M_2 の暗号化と同じ時刻に暗号文ブロックデータ C_1 が入力され、認証子の演算が始まる。時刻T1とT2の間に平文ブロックデータ M_2 の暗号化と暗号文ブロックデータ C_1 に基づく認証子演算が行われる。また、時刻T2とT3の間では、平文ブロックデータ M_3 の暗号化と暗号文ブロックデータ M_3 の暗号化と暗号文ブロックデータ M_4 の暗号化と暗号文ブロックデータ M_5 に基づく認証子の演算が行われる。時刻 M_4 3においては、暗号文ブロックデータ M_5 6に基づく認証子の演算が行われ、認証子 M_5 7の演算が行われる。

平文ブロックデータM,が、まず暗号文ブロックデータC,に暗号化

図29で特徴となる点は、排他的論理和回路58から出力される暗号 文プロックデータC,がフィードライン69により排他的論理和回路5 9に入力されている点である。フィードライン69によりOFBモード とCBCモードの暗号化処理を結合することにより、図30に示すよう に、秘匿処理と完全性認証処理がパイプライン処理で実行される。図5 2に示した場合は、時刻T6で処理時間がかかったが、図30の場合は 、時刻T4で処理が終了して高速処理が行われたことになる。

10

15

20

25

図31は、図29に示した暗号化装置の動作フローチャート図である

S51において、ブロックデータカウンタiを1とする。S52は、 暗号化部100の動作であり、暗号化部100は、平文ブロックデータ M. を入力して平文ブロックデータM. を暗号化し、暗号文ブロックデ ータC、を生成して暗号文ブロックデータC、を出力する。S53は、 認証子生成部200の動作であり、暗号文ブロックデータC、を入力し 暗号文ブロックデータC、を暗号化し、認証子を演算する。S54は、 ブロックデータカウンタiが最後のブロックデータnを示しているかど うかを判断し、最後のブロックデータでない場合には、S55において 、ブロックデータカウンタiを増加させ、再びS52の処理に戻る。即 ち、暗号化部100と認証子生成部200の処理を繰り返す。S54に おいて、最後のブロックデータの処理が終了した場合には、S53で演 算された直前の認証子が最終的な認証子であるから、S56において、 その認証子を暗号文ブロックデータC、の最後に付加する。図31に示 すように、暗号化部100が暗号文ブロックデータC。を生成するたび に、認証子生成部200が暗号文ブロックデータC、を入力して認証子 を演算することによりパイプライン処理が可能になり、高速処理が行わ れる。

図32は、図29に示した暗号化部100と認証子生成部200をあわせたものである。即ち、暗号化部100と認証子生成部200の暗号化モジュール51を兼用し、また、暗号化部100と認証子生成部200が排他的論理和回路58と59を兼用したものである。更には、暗号化部100のフィードバックライン65と認証子生成部200のフィードバックライン66を兼用したものである。

第1セレクタ61は、秘匿処理の開始時にイニシャルバリューIVを

10

15

20

25

<u>_</u>__

選択するものである。第2セレクタ62は、完全性保証処理の開始時に イニシャルバリューIVを選択するものである。第3セレクタ63は、 秘匿処理と完全性保証処理を交互に選択するものである。第3セレクタ 63は入力をEにすることにより、秘匿処理を行わせることができる。 また、第3セレクタ63は入力をFにすることにより、完全性保証処理 を行わせることができる。

メモリ93は、暗号鍵Kを用いた暗号化モジュール51から出力されたモジュール出力データT_iを記録するものである。メモリ93は、入力スイッチ96と出力スイッチ97と第1レジスタ98と第2レジスタ99により構成されている。入力スイッチ96と出力スイッチ97は、第3セレクタ63が切り替わるたびに入力スイッチ96及び出力スイッチ97も切り替わる。

図33は、図32に示す暗号化装置の動作手順を示す図である。

時刻T0とT1の間で平文ブロックデータ M_1 の秘匿処理が行われる。 秘匿処理の途中で生成されたモジュール出力データは、第1レジスタ 9 8 に記憶される。時刻T1とT2の間では、暗号文ブロックデータ C_1 に基づく認証子の演算が行われる。完全性保証処理により生成された認証子演算途中結果は、第2レジスタ 9 9 に記憶される。次に、時刻T2とT3の間では、第1レジスタ 9 8 に記憶されたモジュール出力データと平文ブロックデータ M_2 に基づいて平文ブロックデータ M_2 の秘匿処理が行われる。次に、時刻T3とT4の間では、第2レジスタ 9 9 に記憶された認証子中間演算結果と暗号文ブロックデータ C_2 が入力され、認証子の演算が行われる。この動作を繰り返すことにより、秘匿処理と完全性認証処理が完了し、暗号文と認証子Pが出力される。図 3 3 に示す場合は、時刻T6までで処理が終了し、時間の短縮は図られていないが、図 3 2 に示すように、暗号鍵Kを用いた暗号化モジュール5 1 と

10

15

20

25

排他的論理和回路58とフィードバックライン67,68(フィードバックループ)が兼用されているので、回路規模を小さくすることができる。

図34は、OFBモードの復号化部300とCBCモードの認証子生成部400を有する復号装置を示す図である。

この認証子生成部400は、認証子生成部200と同一構成のものである。

図34は、1つ以上の暗号文ブロックデータからなる暗号文を平文に復号し、かつ、暗号文に対して暗号文の完全性を確認するための認証子を生成する復号装置において、暗号文ブロックデータCiを復号モジュール71により復号したときに生成したモジュール出力ブロックデータTiをフィードバックする第1のフィードバックループ65によりモジュール出力ブロックデータCiを入力し、第1のフィードバックループ65によりモジュール出力ブロックデータTiをフィードバックループ65によりモジュール出力ブロックデータTiをフィードバックとは復号処理を行い、平文ブロックデータMiを出力する復号部300と、認証子演算途中結果Tiをフィードバックする第2のフィードバックループ66を有し、復号部300に入力される暗号文ブロックデータCiと同一の暗号文ブロックデータを入力し、認証子演算処理を行い認証子演算途中結果Tiを出力し、第2のフィードバックループ66により認証子演算途中結果Tiをフィードバックさせ、暗号文の完全性を確認するための認証子Qを生成する認証子生成部400とを備えたことを特徴とする。

暗号文ブロックデータC_iは、復号化部300の排他的論理和回路78に入力されると同時に、フィードライン69により認証子生成部400に入力される。このような構成により、復号化部300と認証子生成部400の処理が同時並列実行され、処理速度が向上する。

図35は、図34に示した復号装置の復号化部300と認証子生成部

10

15

20

25

400を一体化したものである。

図35は、暗号鍵Kを用いた復号モジュール71とフィードバックライン87,88(フィードバックループ)が兼用されている場合を示している。

第1セレクタ81は、復号処理の開始時にイニシャルバリューIVを 選択するものである。第2セレクタ82は、完全性保証処理の開始時に イニシャルバリューIVを選択するものである。第3セレクタ83は、 復号処理と完全性保証処理を交互に選択するものである。第3セレクタ 83は入力をEにすることにより、復号処理を行わせることができる。 また、第3セレクタ83は入力をFにすることにより、完全性保証処理 を行わせることができる。

メモリ93は、暗号鍵Kを用いた暗号化モジュール51から出力されたモジュール出力データT;を記録するものである。メモリ93は、入力スイッチ96と出力スイッチ97と第1レジスタ98と第2レジスタ99により構成されている。入力スイッチ96と出力スイッチ97は、第3セレクタ83が切り替わるたびに入力スイッチ96及び出力スイッチ97も切り替わる。

図36は、図35に示した復号装置の動作手順を示す図である。 復号装置は、暗号文と認証子Pを入力する。

時刻T0とT1の間で暗号文ブロックデータ C_1 の復号処理と暗号文ブロックデータ C_1 のレジスタ111への保存が行われる。復号処理の途中で生成されたモジュール出力データは、第1レジスタ98に記憶される。時刻T1とT2の間では、レジスタ111に保存された暗号文ブロックデータ C_1 に基づく認証子の演算が行われる。完全性保証処理により生成された認証子演算途中結果は、第2レジスタ99に記憶される。次に、時刻T2とT3の間では、暗号文ブロックデータ C_2 がレジス

15

20

25

9111に保存され、第1レジス998に記憶されたモジュール出力データと暗号文プロックデータ C_2 に基づいて平文プロックデータ M_2 の復号処理が行われる。次に、時刻T3とT4の間では、第2レジス999に記憶された認証子中間演算結果とレジス9111に保存された暗号文プロックデー $9C_2$ が入力され、認証子の演算が行われる。この動作を繰り返すことにより、平文と認証子Qが出力される。この認証子Qは、認証子Pと比較され、認証子Pと認証子Qが一致していれば、データの完全性が認証できたことになる。これで、復号処理と完全性認証処理が完了する。

10 図37は、図29のOFBモードの暗号化部100をCBCモードの 暗号化部100にしたものである。

図37は、1つ以上の平文ブロックデータからなる平文を暗号文にし、暗号文に対して暗号文の完全性を保証するための認証子を生成する暗号化装置において、平文ブロックデータを暗号化ユニット52により暗号化したときに暗号化モジュール51が出力した暗号文ブロックデータ Ciをフィードバックする第1のフィードバックループ65を有し、平文ブロックデータMiを入力し、第1のフィードバックループ65により暗号文ブロックデータCiをフィードバックさせ暗号化処理を行い、暗号文ブロックデータCiを出力する暗号化部100と、認証子演算途中結果Tiをフィードバックする第2のフィードバックループ66を有し、暗号化部100から暗号文ブロックデータCiが出力されるたびに暗号文ブロックデータCiを入力し、認証子演算処理を行い、第2のフィードバックループ66により認証子演算途中結果Tiをフィードバックループ66により認証子演算途中結果Tiをフィードバックさせ、暗号文の完全性を保証するための認証子Pを生成する認証子生成部400とを備えたことを特徴とする。

図38は、図34のOFBモードの復号部300をCBCモードの復

10

20

号部300にしたものである。

図38は、1つ以上の暗号文ブロックデータからなる暗号文を平文に復号し、かつ、暗号文に対して暗号文の完全性を確認するための認証子を生成する復号装置において、暗号文ブロックデータC。をフィードバックする第1のフィードバックループ85,82により暗号文ブロックデータC。を入力し、第1のフィードバックループ85,82により暗号文ブロックデータC。をフィードバックかープ85,82により暗号文ブロックデータC。をフィードバックさせ復号処理を行い、平文ブロックデータM。を出力する復号部300と、認証子演算途中結果T。をフィードバックする第2のフィードバックループ66を有し、復号部300に入力される暗号文ブロックデータC。と同一の暗号文ブロックデータC。を入力し、認証子演算処理を行い認証子演算途中結果T。を出力し、第2のフィードバックループにより認証子演算途中結果T。をフィードバックさせ、暗号文の完全性を確認するための認証子Qを生成する認証子生成部400とを備えたことを特徴とする。

15 以上のように、図29,図37は、データを入力して暗号化し、暗号 データを出力する暗号化部と、暗号化部が出力した暗号データを入力し て暗号文の完全性を保証するための認証子を生成する認証子生成部とを 備え、認証子生成部は、暗号化部によるデータの暗号化が完了する前に 認証子の生成を開始することを特徴とする暗号化装置を示している。

また、図34,図38は、データを入力して復号し、復号データを出力する復号部と、復号部が入力したデータを入力して暗号文の完全性を保証するための認証子を生成する認証子生成部とを備え、認証子生成部は、復号部によるデータの復号が完了する前に認証子の生成を開始することを特徴とする復号装置を示している。

25 なお、図示していないが、OFBモードの暗号化部 100 又は復号部 300 を用いてもよい。

20

また、図示していないが、OFBモード又はCFBモードの認証子生成部200を用いてもよい。

図39は、暗号化モジュール51又は復号モジュール71の構成図である。

5 暗号化モジュール 5 1 は、鍵スケジュール部 5 1 1 とデータランダマイズ部 5 1 2 を有している。鍵スケジュール部 5 1 1 は、1 つの鍵 K を入力して n 個の拡大鍵 E x t K₁ ~ E x t K_n を生成する。データランダマイズ部 5 1 2 は、関数 F と X O R 回路 とにより乱数を発生させる。関数 F は、拡大鍵を入力して非線形データ変換を行う。

10 上記暗号化装置の暗号モジュール51においては、例えば、

- (1) DES (Data Encryption Standard)、又は、
- (2)国際公開番号WO97/9705(米国特許出願番号08/8 3640)に開示されたブロック暗号アルゴリズムであるMISTY、又は、
- (3) 上記ブロック暗号アルゴリズムMISTYをベースとした64 ビットブロック暗号であり、次世代携帯電話用国際標準暗号(IMT2 000) として採用されることが決定されたブロック暗号アルゴリズム であるKASUMI(詳細は、http://www.3gpp.or g/About_3GPP/3gpp.htmを参照のこと)、又は、
- (4) 日本特許出願番号2000-64614(出願日2000年3月9日)に記載されたブロック暗号アルゴリズムであるCamellia

などのブロック暗号アルゴリズムを用いることができる。また、上記復 25 号装置の復号モジュール71においても、DES、MISTY、KAS UMI又はCamelliaなどのブロック暗号アルゴリズムを用いる

10

15

20

ことができる。

図40は、前述した暗号化装置又は復号装置の実装形式を示す図である。

図40は、FPGA又はIC又はLSIの中に前述した暗号化装置及び復号装置が実現されている場合を示している。即ち、前述した暗号化装置及び復号装置は、ハードウェアで実現することができる。また、図示していないが、プリントサーキットボードにより実現することも可能である。

図41は、前述した暗号化装置及び復号装置をソフトウェアで実現する場合を示している。

前述した暗号化装置は、暗号化プログラム47で実現することができる。暗号化プログラム47は、ROM(Read Only Memory)42(記録媒体の一例)に記憶されている。暗号化プログラム47は、RAM(Random Access Memory)又はフレキシブルディスク又は固定ディスク等の他の記録媒体に記録されていてもよい。また、暗号化プログラム47は、サーバコンピュータからダウンロードされてもよい。暗号化プログラム47は、サブルーチンとして機能する。暗号化プログラム47は、RAM45に記憶されたアプリケーションプログラム46からサブルーチンコールにより呼び出されて実行される。或いは、暗号化プログラム47は、割り込み制御部43で受け付ける割り込みの発生により起動されるようにしても構わない。メモリ55は、RAM45の一部であっても構わない。アプリケーションプログラム46、暗号化プログラム47は、CPU41により実行されるプログラム46、暗号化プログラム47は、CPU41により実行されるプログラムである。

25 図42は、アプリケーションプログラム46が暗号化プログラム47 を呼び出すメカニズムを示している。

10

15

20

25

アプリケーションプログラム46は、鍵KとイニシャルバリューIVと平文Mと暗号文Cをパラメータにして暗号化プログラム47を呼び出す。暗号化プログラム47は、鍵KとイニシャルバリューIVと平文Mを入力し、暗号文Cを返すものである。暗号化プログラム47と復号プログラムが同一のときは、鍵KとイニシャルバリューIVと暗号文Cと平文Mをパラメータにして暗号化プログラム47を呼び出す。

また、図示しないが、暗号化プログラム47は、デジタルシグナルプロセッサと、そのデジタルシグナルプロセッサにより読み込まれて実行されるプログラムによって実現しても構わない。即ち、ハードウェアとソフトウェアの組み合わせによって暗号化プログラム47を実現しても構わない。

図40,図41,図42は、主として、暗号化装置の場合を説明した が、復号装置でも同様の方式で実現できる。

図40及び図41に示したような暗号化装置及び復号装置は、電子機器に対してインストールすることができる。例えば、パーソナルコンピュータやファクシミリ装置や携帯電話やビデオカメラやデジタルカメラやテレビカメラ等のあらゆる電子機器にインストールすることができる。特に、この実施の形態における特徴が発揮できるのは、複数のチャネルからのデータを暗号化復号する場合に有効である。或いは、複数のユーザからのデータがアットランダムに到着して復号する場合に、或いは、複数のユーザに対するデータがアットランダムに発生して、それぞれのデータをリアルタイムに暗号化するような場合に有効である。即ち、暗号化復号するデータの数に比べて暗号化復号する装置の数が少ない場合に、前述した実施の形態の暗号化装置、復号装置が非常に有効である。例えば、多くのクライアントコンピュータをサポートしなければならないサーバコンピュータや多くの携帯電話機からのデータを集配しなけ

15

ればならない基地局や回線コントローラなどに、前述した暗号化装置や 復号装置が非常に有効である。

なお、暗号化処理同士及び復号処理同士の並列処理でなく、暗号化処理と復号処理との並列処理を行うようにしてもよい。

また、OFBモードの暗号化部(又は復号化部)とCBCモードの認証子生成部との組み合わせの場合を示したが、OFBモードとCBCモードとCFBモードとこれらのモードの改良モードとその他のモードとのいずれのモードの組み合わせでも構わない。

また、認証子生成部が、暗号鍵Kを用いた暗号化を行う場合を示した 10 が、認証子生成部は、データの攪拌や演算やその他のデータ処理を行う 場合であっても構わない。

産業上の利用可能性

以上のように、この発明の好適な実施の形態によれば、平文Mの暗号 化の途中で平文Nの暗号化を開始することができる。また、暗号文Cの 復号中に他の暗号文Dの復号を開始することができる。

また、この発明の好適な実施の形態によれば、優先度を付けることにより暗号化復号されるデータを優先度に基づいて高速に処理することができる。

20 また、この発明の好適な実施の形態によれば、秘匿処理と完全性保証 処理とを並列処理することにより高速処理が行える。また、秘匿処理と 完全性保証処理を統合化された1つのハードウェアで行うことができる

15

請求の範囲

- 1. 第1の処理データと、第2の処理データとの暗号化処理をする暗号化装置において、
- 5 暗号化処理の状態を記憶するメモリを備え、

第1の処理データの暗号化処理が完了する前に第2の処理データの暗号化処理を開始するとともに、第2の処理データの暗号化処理を開始する場合に第1の処理データの暗号化処理の状態を上記メモリに記憶させ、第1の処理データの暗号化処理を再開する場合に、暗号化装置の暗号化処理の状態を、メモリに記憶した第1の処理データの暗号化処理の状態に復帰させてから第1の処理データの暗号化処理を再開することを特徴とする暗号化装置。

- 2. 上記暗号化装置は、第2の処理データの暗号処理の完了する前に第1の処理データの暗号化処理を再開するとともに、上記メモリは、第1の処理データの暗号化処理を再開する場合に第2の処理データの暗号化処理状態を記憶し、第2の処理データの暗号化処理を再開する場合は、暗号化装置の暗号化処理の状態を、メモリに記憶した第2の処理データの暗号化処理の状態に復帰させてから第2の処理データの暗号化処理を再開することを特徴とする請求項1記載の暗号化装置。
- 20 3. 上記第1の処理データは、第1の平文であり、上記第2 の処理データは、第2の平文であることを特徴とする請求項1記載の暗 号化装置。
 - 4. 上記暗号化装置は、割り込みにより第2の処理データの 暗号化処理を開始することを特徴とする請求項1記載の暗号化装置。

15

20

2.3.・・・)とを暗号化する暗号化装置において、

平文Mの暗号化処理中に平文Nの暗号化要求を平文Mの暗号化処理完 了前に受け付けるメカニズムと、

平文ブロックデータM_iの暗号化処理を行い暗号文ブロックデータC iを出力する暗号化ユニットと、

暗号化ユニットから出力された暗号文プロックデータC。をフィードバックラインを介し暗号化ユニットにフィードバックするフィードバックループと、

フィードバックループのフィードバックラインと並列に設けられ、上 記平文Nの暗号化要求を受け付け、平文Nのいずれかの平文プロックデ ータの暗号化処理を開始することにより、上記平文プロックデータM_{i+1} が平文プロックデータM_iの次に続けて暗号化されない場合、フィー ドバックされる暗号文プロックデータC_iを記憶するメモリと、

平文ブロックデータ M_{i+1} が平文ブロックデータ M_{i} の次に続けて暗号化される場合は、上記フィードバックループのフィードバックラインによりフィードバックされる暗号文ブロックデータ C_{i} を選択してフィードバックループに供給し、上記平文ブロックデータ M_{i+1} が平文ブロックデータ M_{i} の次に続けて暗号化されず、平文Nのいずれかの平文プロックデータの次に暗号化される場合は、上記メモリに記憶された暗号文ブロックデータ C_{i} を選択してフィードバックループに供給するセレクタと

を備えたことを特徴とする暗号化装置。

6. 上記メモリは、

複数の平文に対応した複数のレジスタと、

25 暗号化処理をする平文に対応してレジスタを切り替えるスイッチと を備えたことを特徴とする請求項5記載の暗号化装置。

10

15

7. 暗号化モジュールから出力される暗号文ブロックデータ C_i (i=1, 2, 3, $\cdot \cdot \cdot$) を用いて第1の平文Mの平文プロック データ M_i (i=1, 2, 3, $\cdot \cdot \cdot \cdot$) を暗号化する工程と、

上記平文ブロックデータ M_i を暗号化している途中で又は平文ブロックデータ M_i を暗号化した後に、第1の平文Mの平文ブロックデータ M_i の暗号化に用いられる暗号文ブロックデータ C_i をメモリに記憶する工程と、

上記平文ブロックデータ M_{i+1} の暗号化に用いられる暗号文ブロックデータ C_i をメモリに記憶した後に、第2の平文Nの少なくとも1つの平文ブロックデータを暗号化する工程と、

上記第2の平文Nの少なくとも1つの平文ブロックデータを暗号化した後に、メモリに記憶された、平文ブロックデータ M_{i+1} の暗号化に用いられる暗号文ブロックデータ C_i を入力し、暗号化モジュールを用いて第1の平文Mの平文ブロックデータ M_{i+1} を暗号化する工程と

8. 1つ以上の平文ブロックデータからなる平文を暗号化ユニット暗号文にし、暗号文に対して暗号文の完全性を保証するための認

証子を生成する暗号化装置において、

を備えたことを特徴とする暗号化方法。

平文ブロックデータを暗号化ユニットにより暗号化したときに暗号化 20 ユニットが出力した暗号文ブロックデータ C₁を暗号化ユニットへフィードバックする第1のフィードバックループを有し、平文ブロックデータを入力し、第1のフィードバックループにより暗号文ブロックデータ C₁をフィードバックさせ暗号化処理を行い、暗号文ブロックデータを出力する暗号化部と、

25 認証子演算途中結果をフィードバックする第2のフィードバックループを有し、暗号化部から暗号文ブロックデータが出力されるたびに暗号

20

文ブロックデータを入力し、データ処理を行い、第2のフィードバックループにより認証子演算途中結果をフィードバックさせ、暗号文の完全性を保証するための認証子を生成する認証子生成部と

を備えたことを特徴とする暗号化装置。

9. 上記暗号化部と認証子生成部とは、1つの暗号化モジュールと、1つのフィードバックループとを兼用して暗号化処理と認証子生成処理とを交互に行うとともに、

上記1つのフィードバックループは、

暗号化処理と認証子生成処理との結果をそれぞれ記録し出力するメモ 10 リと、

暗号化処理と認証生成処理とを交互に実行するために、メモリから暗 号化処理と認証子生成処理との結果を交互に選択して暗号化モジュール に出力するセレクタと

を備えたことを特徴とする請求項8記載の暗号化装置。

10.1つ以上の平文ブロックデータからなる平文を暗号化ユニットにより暗号文にし、暗号文に対して暗号文の完全性を保証するための認証子を生成する暗号化方法において、

平文プロックデータを暗号化ユニットにより暗号化したときに暗号化ユニットが出力した暗号文プロックデータC_iを暗号化ユニットへフィードバックする第1のフィードバック工程を有し、平文プロックデータを入力し、第1のフィードバックループにより暗号文プロックデータC_iをフィードバックさせ暗号化処理を行い、暗号文プロックデータを出力する暗号化工程と、

認証子演算途中結果をフィードバックする第2のフィードバック工程 25 を有し、暗号化工程から暗号文ブロックデータが出力されるたびに暗号 文ブロックデータを入力し、データ処理を行い、第2のフィードバック

10

15

25

工程により認証子演算途中結果をフィードバックさせ、暗号文の完全性 を保証するための認証子を生成する認証子生成工程と を備えたことを特徴とする暗号化方法。

11. 第1の処理データと、第2の処理データとの復号処理を する復号装置において、

復号処理の状態を記憶するメモリを備え、

第1の処理データの復号処理が完了する前に第2の処理データの復号 処理を開始するとともに、第2の処理データの復号処理を開始する場合 に第1の処理データの復号処理の状態を上記メモリに記憶させ、第1の 処理データの復号処理を再開する場合に、復号装置の復号処理の状態を 、メモリに記憶した第1の処理データの復号処理の状態に復帰させてか ら第1の処理データの復号処理を再開することを特徴とする復号装置。

- 12.上記復号装置は、第2の処理データの復号処理の完了する前に第1の処理データの復号処理を再開するとともに、上記メモリは、第1の処理データの復号処理を再開する場合に第2の処理データの復号処理を再開する場合は、
 復号装置の復号処理の状態を、メモリに記憶した第2の処理データの復
 号処理の状態に復帰させてから第2の処理データの復号処理を再開する
 ことを特徴とする請求項11記載の復号装置。
- 20 13.上記第1の処理データは、第1の暗号文であり、上記第 2の処理データは、第2の暗号文であることを特徴とする請求項11記載の復号装置。
 - 14. 上記復号装置は、割り込みにより第2の処理データの最初のブロックデータの復号処理を開始することを特徴とする請求項11記載の復号装置。
 - 15. 暗号文Cを構成する暗号文ブロックデータ C_i (i=1

20

 $(1, 2, 3, \cdot \cdot \cdot \cdot)$ と暗号文 $(1, 2, 3, \cdot \cdot \cdot \cdot)$ とを復号する復号装置において、

暗号文Cの復号処理中に暗号文Dの復号要求を任意の時点で受け付けるメカニズムと、

5 暗号文ブロックデータC_iの復号処理を行い平文ブロックデータM_iを出力する復号ユニットと、

暗号文ブロックデータC_{i+1} を復号するための暗号文ブロックデータ C_i をフィードバックラインを介し復号ユニットにフィードバックする フィードバックループと、

10 フィードバックループのフィードバックラインと並列に設けられ、上記暗号文Dの復号要求を受け付け、暗号文Dのいずれかの暗号文ブロックデータの復号処理を開始することにより、上記暗号文ブロックデータ C_{i+1} が暗号文ブロックデータC_i の次に続けて復号されない場合、フィードバックされる暗号文ブロックデータC_i を記憶するメモリと、

暗号文プロックデータ C_{i+1} が暗号文プロックデータ C_{i} の次に続けて復号される場合は、上記フィードバックループのフィードバックラインによりフィードバックされる暗号文プロックデータ C_{i} を選択してフィードバックループに供給し、上記暗号文プロックデータ C_{i+1} が暗号文プロックデータ C_{i} の次に続けて復号されず、暗号文Dのいずれかの暗号文プロックデータの次に復号される場合は、上記メモリに記憶された暗号文プロックデータ C_{i} を選択してフィードバックループに供給するセレクタと

を備えたことを特徴とする復号装置。

16. 上記メモリは、

25 複数の暗号文に対応した複数のレジスタと、

復号処理をする暗号文に対応してレジスタを切り替えるスイッチと

10

15

20

を備えたことを特徴とする請求項15記載の復号装置。

17. 復号モジュールを用いて第1の暗号文Cの暗号文ブロックデータ C_i ($i=1, 2, 3, \cdot \cdot \cdot$)を復号する工程と、

上記暗号文ブロックデータ C_i を復号している途中で又は暗号文ブロックデータ C_i を復号した後に、第1 の暗号文C の暗号文ブロックデータ C_{i+1} の復号に用いられる暗号文ブロックデータ C_i をメモリに記憶する工程と、

上記暗号文ブロックデータ C_{i+1} の復号に用いられる暗号文ブロックデータ C_i をメモリに記憶した後に、第2の暗号文Dの少なくとも1つの暗号文ブロックデータを復号する工程と、

上記第2の暗号文Dの少なくとも1つの暗号文ブロックデータを復号した後に、メモリに記憶された、暗号文ブロックデータ C_{i+1} の復号に用いられる暗号文ブロックデータ C_i を入力し、復号モジュールを用いて第1の暗号文Cの暗号文ブロックデータ C_{i+1} を復号する工程とを備えたことを特徴とする復号方法。

18.1つ以上の暗号文ブロックデータからなる暗号文を平文 に復号し、かつ、暗号文に対して暗号文の完全性を確認するための認証 子を生成する復号装置において、

復号モジュールによりデータを復号したときに生成したモジュール出力プロックデータ T_i を復号モジュールへフィードバックする第1のフィードバックループを有し、暗号文プロックデータを入力し、第1のフィードバックループによりモジュール出力プロックデータ T_i をフィードバックさせ復号処理を行い、平文プロックデータを出力する復号部と

25 認証子演算途中結果をフィードバックする第2のフィードバックループを有し、復号部に入力される暗号文ブロックデータと同一の暗号文ブ

25

ロックデータを入力し、データ処理を行い認証子演算途中結果を出力し、第2のフィードバックループにより認証子演算途中結果をフィードバックさせ、暗号文の完全性を確認するための認証子を生成する認証子生成部と

5 を備えたことを特徴とする復号装置。

19. 上記復号部と認証子生成部とは、1つの復号モジュールと、1つのフィードバックループとを兼用して復号処理と認証子生成処理とを交互に行うとともに、

上記1つのフィードバックループは、

10 復号処理と認証子生成処理との結果をそれぞれ記録し出力するメモリと、

復号処理と認証生成処理とを交互に実行するために、メモリから復号 処理と認証子生成処理との結果を交互に選択して復号モジュールに出力 するセレクタと

15 を備えたことを特徴とする請求項18記載の復号装置。

20.1つ以上の暗号文ブロックデータからなる暗号文を平文 に復号し、かつ、暗号文に対して暗号文の完全性を確認するための認証 子を生成する復号方法において、

復号モジュールによりデータを復号したときに生成したモジュール出力プロックデータ T_i を復号モジュールへフィードバックする第1のフィードバック工程を有し、暗号文プロックデータを入力し、第1のフィードバックループによりモジュール出力プロックデータ T_i をフィードバックさせ復号処理を行い、平文プロックデータを出力する復号工程と

認証子演算途中結果をフィードバックする第2のフィードバック工程 を有し、復号工程に入力される暗号文プロックデータと同一の暗号文ブ

20

25

ロックデータを入力し、データ処理を行い認証子演算途中結果を出力し、第2のフィードバック工程により認証子演算途中結果をフィードバックさせ、暗号文の完全性を確認するための認証子を生成する認証子生成工程と

5 を備えたことを特徴とする復号方法。

 $2\,1$. 平文Mを構成する平文ブロックデータ M_i (i=1, 2, 3, ・・・)と平文Nを構成する平文ブロックデータ N_j (j=1, 2, 3, ・・・)とを暗号化する暗号化装置において、

平文Mの暗号化処理中に平文Nの暗号化要求を平文Mの暗号化処理完 10 了前に受け付けるメカニズムと、

暗号化処理を行ったデータをモジュール出力ブロックデータT_iとして出力する暗号化モジュールと、

暗号化モジュールから出力されたモジュール出力ブロックデータT_iをフィードバックラインを介し暗号化モジュールにフィードバックするフィードバックループと、

フィードバックループのフィードバックラインと並列に設けられ、上記平文Nの暗号化要求を受け付け、平文Nのいずれかの平文ブロックデータの暗号化処理を開始することにより、上記平文ブロックデータ M_{i+1} が平文ブロックデータ M_i の次に続けて暗号化されない場合、フィードバックされるモジュール出力ブロックデータ T_i を記憶するメモリと

平文ブロックデータ M_{i+1} が平文ブロックデータ M_{i} の次に続けて暗号化される場合は、上記フィードバックループのフィードバックラインによりフィードバックされるモジュール出力ブロックデータ T_{i} を選択してフィードバックループに供給し、上記平文ブロックデータ M_{i+1} が平文ブロックデータ M_{i} の次に続けて暗号化されず、平文N のいずれか

の平文プロックデータの次に暗号化される場合は、上記メモリに記憶されたモジュール出力プロックデータ T_i を選択してフィードバックループに供給するセレクタと

を備えたことを特徴とする暗号化装置。

5 22. 上記メモリは、

に記憶する工程と、

15

20

複数の平文に対応した複数のレジスタと、

暗号化処理をする平文に対応してレジスタを切り替えるスイッチと を備えたことを特徴とする請求項21記載の暗号化装置。

23. 暗号化モジュールから出力されるモジュール出力ブロッ 25. で 25. で 25. で 25. で 25. の 25. で 25. の 25. で 25

上記平文ブロックデータ M_{i+1} の暗号化に用いられるモジュール出力 ブロックデータ T_i をメモリに記憶した後に、第2の平文Nの少なくと も1つの平文ブロックデータを暗号化する工程と、

上記第2の平文Nの少なくとも1つの平文ブロックデータを暗号化した後に、メモリに記憶された、平文ブロックデータ M_{i+1} の暗号化に用いられるモジュール出力ブロックデータ T_i を入力し、暗号化モジュールを用いて第1の平文Mの平文ブロックデータ M_{i+1} を暗号化する工程と

を備えたことを特徴とする暗号化方法。

25 24.1つ以上の平文ブロックデータからなる平文を暗号化モジュールにより暗号文にし、暗号文に対して暗号文の完全性を保証する

10

15

ための認証子を生成する暗号化装置において、

平文ブロックデータを暗号化モジュールにより暗号化したときに暗号化モジュールが出力したモジュール出力ブロックデータ T_i を暗号化モジュールへフィードバックする第1のフィードバックループを有し、平文ブロックデータを入力し、第1のフィードバックループによりモジュール出力ブロックデータ T_i をフィードバックさせ暗号化処理を行い、暗号文ブロックデータを出力する暗号化部と、

認証子演算途中結果をフィードバックする第2のフィードバックループを有し、暗号化部から暗号文ブロックデータが出力されるたびに暗号文ブロックデータを入力し、データ処理を行い、第2のフィードバックループにより認証子演算途中結果をフィードバックさせ、暗号文の完全性を保証するための認証子を生成する認証子生成部と

を備えたことを特徴とする暗号化装置。

25. 上記暗号化部と認証子生成部とは、1つの暗号化モジュールと、1つのフィードバックループとを兼用して暗号化処理と認証子生成処理とを交互に行うとともに、

上記1つのフィードバックループは、

暗号化処理と認証子生成処理との結果をそれぞれ記録し出力するメモリと、

20 暗号化処理と認証生成処理とを交互に実行するために、メモリから暗 号化処理と認証子生成処理との結果を交互に選択して暗号化モジュール に出力するセレクタと

を備えたことを特徴とする請求項24記載の暗号化装置。

26.1つ以上の平文ブロックデータからなる平文を暗号化モ 25 ジュールにより暗号文にし、暗号文に対して暗号文の完全性を保証する ための認証子を生成する暗号化方法において、

10

15

25

平文プロックデータを暗号化モジュールにより暗号化したときに暗号化モジュールが出力したモジュール出力プロックデータ T_i を暗号化モジュールへフィードバックする第1のフィードバック工程を有し、平文プロックデータを入力し、第1のフィードバックループによりモジュール出力プロックデータ T_i をフィードバックさせ暗号化処理を行い、暗号文プロックデータを出力する暗号化工程と、

認証子演算途中結果をフィードバックする第2のフィードバック工程を有し、暗号化工程から暗号文ブロックデータが出力されるたびに暗号文ブロックデータを入力し、データ処理を行い、第2のフィードバック工程により認証子演算途中結果をフィードバックさせ、暗号文の完全性を保証するための認証子を生成する認証子生成工程とを特徴とする暗号化方法。

27. 暗号文Cを構成する暗号文ブロックデータ C_i (i=1, 2, 3, · · · ·)と暗号文Dを構成する暗号文プロックデータ D_j (j=1, 2, 3, · · · ·)とを復号する復号装置において、

暗号文Cの復号処理中に暗号文Dの復号要求を任意の時点で受け付けるメカニズムと、

復号処理を行ったデータをモジュール出力プロックデータ T_i として出力する復号モジュールと、

20 復号モジュールから出力されたモジュール出力ブロックデータT。を フィードバックラインを介し復号モジュールにフィードバックするフィードバックループと、

フィードバックループのフィードバックラインと並列に設けられ、上記暗号文Dの復号要求を受け付け、暗号文Dのいずれかの暗号文プロックデータの復号処理を開始することにより、上記暗号文プロックデータ C. が暗号文プロックデータ C. の次に続けて復号されない場合、フ

10

20

25

ィードバックされるモジュール出力プロックデータT_iを記憶するメモリと、

暗号文プロックデータ C_{i+1} が暗号文プロックデータ C_{i} の次に続けて復号される場合は、上記フィードバックループのフィードバックラインによりフィードバックされるモジュール出力プロックデータ T_{i} を選択してフィードバックループに供給し、上記暗号文プロックデータ C_{i+1} が暗号文プロックデータ C_{i} の次に続けて復号されず、暗号文Dのいずれかの暗号文プロックデータの次に復号される場合は、上記メモリに記憶されたモジュール出力プロックデータ T_{i} を選択してフィードバックループに供給するセレクタと

を備えたことを特徴とする復号装置。

28. 上記メモリは、

複数の暗号文に対応した複数のレジスタと、

復号処理をする暗号文に対応してレジスタを切り替えるスイッチと 15 を備えたことを特徴とする請求項27記載の復号装置。

29. 復号モジュールから出力されるモジュール出力ブロック データ T_i (i=1, 2, 3, \cdot \cdot \cdot)を用いて第1の暗号文Cの暗号 文ブロックデータ C_i (i=1, 2, 3, \cdot \cdot \cdot)を復号する工程と、

上記暗号文ブロックデータ C_i を復号している途中で又は暗号文ブロックデータ C_i を復号した後に、第1 の暗号文C の暗号文ブロックデータ C_{i+1} の復号に用いられるモジュール出力ブロックデータ T_i をメモリに記憶する工程と、

上記暗号文ブロックデータ C_{i+1} の復号に用いられるモジュール出力 ブロックデータ T_i をメモリに記憶した後に、第2の暗号文Dの少なくとも1つの暗号文ブロックデータを復号する工程と、

上記第2の暗号文Dの少なくとも1つの暗号文ブロックデータを復号

15

した後に、メモリに記憶された、暗号文プロックデータ C_{i+1} の復号に用いられるモジュール出力プロックデータ T_i を入力し、復号モジュールを用いて第 1 の暗号文 C の暗号文プロックデータ C_{i+1} を復号する工程と

5 を備えたことを特徴とする復号方法。

30.1つ以上の暗号文ブロックデータからなる暗号文を復号 ユニットにより平文に復号し、かつ、暗号文に対して暗号文の完全性を 確認するための認証子を生成する復号装置において、

暗号文ブロックデータC_iを復号ユニットへフィードバックする第1 のフィードバックループを有し、暗号文ブロックデータを入力し、第1 のフィードバックループにより暗号文ブロックデータC_iをフィードバックさせ復号処理を行い、平文ブロックデータを出力する復号部と、

認証子演算途中結果をフィードバックする第2のフィードバックループを有し、復号部に入力される暗号文プロックデータと同一の暗号文プロックデータを入力し、データ処理を行い認証子演算途中結果を出力し、第2のフィードバックループにより認証子演算途中結果をフィードバックさせ、暗号文の完全性を確認するための認証子を生成する認証子生成部と

を備えたことを特徴とする復号装置。

20 31. 上記復号部と認証子生成部とは、1つの復号モジュールと、1つのフィードバックループとを兼用して復号処理と認証子生成処理とを交互に行うとともに、

上記1つのフィードバックループは、

復号処理と認証子生成処理との結果をそれぞれ記録し出力するメモリ 25 と、

復号処理と認証生成処理とを交互に実行するために、メモリから復号

15

20

処理と認証子生成処理との結果を交互に選択して復号モジュールに出力 するセレクタと

を備えたことを特徴とする請求項30記載の復号装置。

32.1つ以上の暗号文ブロックデータからなる暗号文を復号 ユニットにより平文に復号し、かつ、暗号文に対して暗号文の完全性を 確認するための認証子を生成する復号方法において、

暗号文プロックデータ C_i を復号ユニットへフィードバックする第1のフィードバック工程を有し、暗号文プロックデータを入力し、第1のフィードバックループにより暗号文プロックデータ C_i をフィードバックさせ復号処理を行い、平文ブロックデータを出力する復号工程と、

認証子演算途中結果をフィードバックする第2のフィードバック工程を有し、復号工程に入力される暗号文プロックデータと同一の暗号文プロックデータを入力し、データ処理を行い認証子演算途中結果を出力し、第2のフィードバック工程により認証子演算途中結果をフィードバックさせ、暗号文の完全性を確認するための認証子を生成する認証子生成工程と

を備えたことを特徴とする復号方法。

- 33. 上記請求項7記載の暗号化方法の各工程をコンピュータに実行させるためのプログラムを記録したコンピュータ読み取り可能な記録媒体。
 - 34. 上記請求項10記載の暗号化方法の各工程をコンピュータに実行させるためのプログラムを記録したコンピュータ読み取り可能な記録媒体。
- 35.上記請求項17記載の復号方法の各工程をコンピュータ 25 に実行させるためのプログラムを記録したコンピュータ読み取り可能な 記録媒体。

- 36. 上記請求項20記載の復号方法の各工程をコンピュータに実行させるためのプログラムを記録したコンピュータ読み取り可能な記録媒体。
- 37. 上記請求項23記載の暗号化方法の各工程をコンピュー 5 夕に実行させるためのプログラムを記録したコンピュータ読み取り可能 な記録媒体。
 - 38. 上記請求項26記載の暗号化方法の各工程をコンピュータに実行させるためのプログラムを記録したコンピュータ読み取り可能な記録媒体。
- 10 39. 上記請求項29記載の復号方法の各工程をコンピュータ に実行させるためのプログラムを記録したコンピュータ読み取り可能な 記録媒体。
 - 40. 上記請求項32記載の復号方法の各工程をコンピュータに実行させるためのプログラムを記録したコンピュータ読み取り可能な記録媒体。
 - 41. 上記暗号化処理は、ブロック暗号アルゴリズムを用いることを特徴とする請求項1記載の暗号化装置。
 - 42. 上記復号処理は、プロック暗号アルゴリズムを用いることを特徴とする請求項11記載の復号装置。
- 20 43. 上記メモリは、暗号化処理の状態として、

第1の処理データの暗号化途中結果と、

第1の処理データを暗号化するために用いる暗号鍵と を記憶することを特徴とする請求項1記載の暗号化装置。

- 44. 上記メモリは、復号処理の状態として、
- 25 第2の処理データの復号途中結果と、

第2の処理データを復号するために用いる復号鍵と

を記憶することを特徴とする請求項11記載の復号装置。

45. データを入力して暗号化し、暗号データを出力する暗号 化部と、

暗号化部が出力した暗号データを入力して暗号文の完全性を保証する ための認証子を生成する認証子生成部と

を備え、

5

15

認証子生成部は、暗号化部によるデータの暗号化が完了する前に認証 子の生成を開始することを特徴とする暗号化装置。

46. データを入力して復号し、復号データを出力する復号部 10 と、

復号部が入力したデータを入力して暗号文の完全性を保証するための 認証子を生成する認証子生成部と

を備え、

認証子生成部は、復号部によるデータの復号が完了する前に認証子の 生成を開始することを特徴とする復号装置。

47. データを入力して暗号化し、暗号データを出力する暗号 化工程と、

暗号化工程が出力した暗号データを入力して暗号文の完全性を保証するための認証子を生成する認証子生成工程と

20 を備え、

認証子生成工程は、暗号化工程によるデータの暗号化が完了する前に 認証子の生成を開始することを特徴とする暗号化方法。

48. データを入力して復号し、復号データを出力する復号工程と、


25 復号工程が入力したデータを入力して暗号文の完全性を保証するため の認証子を生成する認証子生成工程と を備え、


認証子生成工程は、復号工程によるデータの復号が完了する前に認証子の生成を開始することを特徴とする復号方法。

- 49. 上記請求項47記載の暗号化方法の各工程をコンピュー 5 夕に実行させるためのプログラムを記録したコンピュータ読み取り可能 な記録媒体。
 - 50. 上記請求項48記載の復号方法の各工程をコンピュータに実行させるためのプログラムを記録したコンピュータ読み取り可能な記録媒体。


WO 01/52472 PCT/JP00/09129


1/49 図 1






3/49 図 3







5/49 図 5



6/49 図 6



7/49 **図 7**



8/49

図 8





図 9



PCT/JP00/09129

9/49 図10







図11



10/49 図12




11/49 図13




12/49


図14




13/49 図15




14/49 図16




15/49 図17




16/49 図18



17/49 図19




18/49 図20




19/49

図21







20/49 **⊠22**



21 /49 図 23




22/49 図24




23/49

図25




24/49図26






25/49 **図27**







26/49 図28




27/49 **図29**




28/49 図30



29/49 図31




30/49 図**32**




31/49


図33



32/49 図34



33/49 図35







34 /49

WO 01/52472


図 36




35/49 図37



36/49 図**3**8



37/49 **図39**



38/49 図40






図41






39/49

図42




40/49

図43




41 /49 図44



WO 01/52472 PCT/JP00/09129


42/49 図45






43/49

図46






44/49



Tage Blank (uspto)


45/49






46/49

図49






47/49 図50




48/49

図51





49/49 図52





International application No.

PCT/JP00/09129

A. CLASS	SIFICATION OF SUBJECT MATTER Cl ⁷ H04L9/10					
According to	According to International Patent Classification (IPC) or to both national classification and IPC					
B. FIELDS	SEARCHED					
Minimum documentation searched (classification system followed by classification symbols) Int.Cl ⁷ H04L9/00						
Jits Koka	Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched Jitsuyo Shinan Koho 1926-1996 Toroku Jitsuyo Shinan Koho 1994-2001 Kokai Jitsuyo Shinan Koho 1971-2001 Jitsuyo Shinan Toroku Koho 1996-2001					
Electronic d	ata base consulted during the international search (nam	e of data base and, where practicable, sea	rch terms used)			
C. DOCUI	MENTS CONSIDERED TO BE RELEVANT					
Category*	Citation of document, with indication, where ap	ppropriate, of the relevant passages	Relevant to claim No.			
х	JP, 9-298736 (Matsushita Electria November, 1997 (18.11.97) page 10, right column, line 28 thine 31; all drawings (Family: none)		1-7,11-17, 21-23,27-29, 33,35,37,39, 41-44			
X	JP, 10-123950, A (Fuji Xerox Co 15 May, 1998 (15.05.98), page 4, right column, line 38 t line 27; Fig. 21 Full text; all drawings	co page 5, left column,	8,10,18,20, 24,26,30,32, 34,36,38,40, 45-50 9,19,25,31			
х	& EP, 837383, A2 & US, 6161183, A JP, 8-248879, A (International Business Machines Corp.), 27 September, 1996 (27.09.96), page 4, right column, lines 33 to 43; all drawings & EP, 725511, A2 & US, 5673319, A1		8-10,18-20, 24-26,30-32, 34,36,38,40, 45-50			
Furthe	r documents are listed in the continuation of Box C.	See patent family annex.				
"A" docume conside "E" earlier date "L" docume cited to special "O" docume means "P" docume than the	categories of cited documents: ent defining the general state of the art which is not cred to be of particular relevance document but published on or after the international filing ent which may throw doubts on priority claim(s) or which is o establish the publication date of another citation or other reason (as specified) ent referring to an oral disclosure, use, exhibition or other ent published prior to the international filing date but later e priority date claimed actual completion of the international search	"T" later document published after the interpriority date and not in conflict with the understand the principle or theory under document of particular relevance; the considered novel or cannot be considered to the document is taken alone document of particular relevance; the considered to involve an inventive step combined with one or more other such combination being obvious to a person document member of the same patent for the same patent	e application but cited to erlying the invention laimed invention cannot be ed to involve an inventive laimed invention cannot be when the document is documents, such skilled in the art amily			
30 M	March, 2001 (30.03.01)	10 April, 2001 (10.0	4.01)			
	nailing address of the ISA/ anese Patent Office	Authorized officer				
Facsimile No.		Telephone No.				

INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP00/09129

Category*	Citation of document, with indication, where appropriate, of the relevant passages	
A	JP, 4-48336, A (Fujitsu Limited),	Relevant to claim I
	18 February, 1992 (18.02.92)	1-50
	Full text; all drawings (Family: none)	
A	JP, 2-73747, A (NEC Corporation),	1-50
į	13 March, 1990 (13.03.90), Full text; Fig. 1 (Family: none)	2 30
<u>-</u>		
A	<pre>JP, 57-69344, A (Nippon Telegr. & Teleph. Corp. <ntt>), 28 April, 1982 (28.04.82),</ntt></pre>	1-50
	Full text; all drawings (Family: none)	
A	JP, 4-191935, A (Toshiba Corporation),	
	10 July, 1992 (10.07.92).	1-50
	Full text; all drawings (Family: none)	
İ		
1		
	1	
	1	
1		
1	· .	
	1	
	1/210 (continuation of second sheet) (July 1992)	

国際調査報告

国際出願番号 PCT/JP00/09129

_							
	A. 発明の属する分野の分類(国際特許分類(IPC))						
	Int. Cl' H04L9/10						
r	B. 調査を行						
		る。 最小限資料(国際特許分類(IPC))					
	Int.	C1' H04L9/10					
ľ	最小限資料以外の資料で調査を行った分野に含まれるもの						
l	日本国	其用新案公報 1926-1996年 公開実用新案公報 1971-2001年					
l	日本国	公開実用新案公報 1971-2001年 登録実用新案公報 1994-2001年					
		実用新案登録公報 1996-2001年					
	国際調査で使	用した電子データベース(データベースの名称、	調査に使用した用語)				
ſ							
t	引用文献の			関連する			
L	カテゴリー*	引用文献名 及び一部の箇所が関連すると	きは、その関連する箇所の表示	請求の範囲の番号			
	x	JP, 9-298736 (松下電器 18.11月.1997 (18.1 第10頁右欄第28行目~第12頁	11.97)	1-7, 11-17, 21-23, 27-29, 33, 35, 37, 39,			
		第10員石伽第2811日~第125 (ファミリーなし)	《左佩界 3 11]日, 主囚	41-44			
	X C欄の続	きにも文献が列挙されている。	□ パテントファミリーに関する別	紙を参照。			
	* 引用文献のカテゴリー 「A」特に関連のある文献ではなく、一般的技術水準を示すもの 「E」国際出願日前の出願または特許であるが、国際出願日以後に公表された文献であって出願と矛盾するものではなく、発明の原理又は理論の進行に公表されたもの 「L」優先権主張に疑義を提起する文献又は他の文献の発行日若しくは他の特別な理由を確立するために引用するもの「X」特に関連のある文献であって、当該文献のみで発明の新規性又は進歩性がないと考えられるもの「Y」特に関連のある文献であって、当該文献と他の1以文献(理由を付す) 「O」口頭による開示、使用、展示等に言及する文献「F」国際出願日前で、かつ優先権の主張の基礎となる出願「&」同一パテントファミリー文献						
国際調査を完了した日 30.03.01 国際調査報告の発		国際調査報告の発送日 10.0	4.01				
日本国特許庁 (ISA/JP) 青木 重徳			特許庁審査官(権限のある職員) 青木 重徳	5W 2956			
郵便番号100-8915 東京都千代田区霞が関三丁目4番3号			電話番号 03-3581-1101	ン 内線 3535			

国際調査報告

国際出願番号 PCT/JP00/09129

C(続き).	関連すると認められる文献		
引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求の範囲の番号	
X	JP, 10-123950, A (富士ゼロックス株式会社) 15.5月.1998 (15.05.98) 第4頁右欄第38行目~第5頁左欄第27行目,第21図	8, 10, 18, 20, 24, 26, 30, 32, 34, 36, 38, 40, 45-50	
Α ·	全文,全図 & EP,837383,A2 & US,6161183,A	9, 19, 25, 31	
х	JP, 8-248879, A (インターナショナル・ビジネス・マシーンズ・コーポレイション) 27.9月.1996(27.09.96) 第4頁右欄第33行目~第43行目,全図 & EP,725511,A2 & US,5673319,A1	8-10, 18-20, 24-26, 30-32, 34, 36, 38, 40, 45-50	
A	JP, 4-48336, A (富士通株式会社) 18.2月.1992 (18.02.92) 全文,全図 (ファミリーなし)	1–50	
A	JP, 2-73747, A (日本電気株式会社) 13.3月.1990 (13.03.90) 全文,第1図 (ファミリーなし)	1-50	
A	JP, 57-69344, A (日本電信電話公社) 28.4月.1982 (28.04.82) 全文,全図 (ファミリーなし)	1–50	
A	JP, 4-191935, A (株式会社東芝) 10.7月.1992 (10.07.92) 全文,全図 (ファミリーなし)	1-50	